阵列基板栅极驱动电路制造技术

本发明专利技术提供一种阵列基板栅极驱动电路，包括构成M个驱动单元的2M级驱动电路，其中，相邻的两级驱动电路构成一驱动单元，任一驱动单元包括第一驱动电路和第二驱动电路。第一驱动电路包括第一扫描方向控制模块、第一锁存器和第一输出控制模块。第二驱动电路包括第二扫描方向控制模块、第二锁存器和第二输出控制模块。第一锁存器包括或非逻辑电路和可控反相器。二锁存器包括可控或非逻辑电路和反相器。本发明专利技术提供的阵列基板栅极驱动电路的每一驱动单元的两级驱动电路可生成多个栅极驱动信号，能够有效减小GOA电路所需的晶体管的数量，以适用于窄边框面板的设计。

Array substrate gate drive circuit

The present invention provides an array substrate including a gate drive circuit, M driving unit of 2M driving circuit, the driving circuit two adjacent a driving unit, a drive unit comprises a first driving circuit and a driving circuit second. The first driving circuit comprises a first scanning direction control module, a first latch and a first output control module. The second driving circuit comprises a second scanning direction control module, a second latch and a second output control module. The first latch includes or non logic circuits and controllable inverters. The two latch includes a controllable or non logic circuit and an inverter. The two gate driver circuit array substrate provided by the invention driving each drive unit circuit can generate a plurality of gate driving signals, can effectively reduce the number of transistors in GOA circuit required, to apply to a narrow frame panel design.

【技术实现步骤摘要】
阵列基板栅极驱动电路
本专利技术涉及液晶显示器驱动电路的
，更具体地讲，涉及一种阵列基板栅极驱动电路。
技术介绍
阵列基板栅极驱动(GateDriverOnArray，GOA)技术，是一种利用薄膜晶体管(ThinFilmTransistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在阵列基板上，以实现逐行扫描的驱动方式的技术。液晶显示器中的每一行薄膜晶体管的栅极电压可以通过GOA电路提供。目前，低温多晶硅技术(LTPS)中普遍采用CMOSGOA电路。然而传统的CMOSGOA电路设计，锁存电路使用的晶体管数量较多，不利于窄边框面板的设计。
技术实现思路
本专利技术的目的在于提供一种基于“或非锁存”逻辑的阵列基板栅极驱动电路，能够有效减小GOA电路所需的晶体管的数量，以适用于窄边框面板的设计。为实现上述专利技术目的，提供本
技术实现思路
从而以简化形式介绍以下在具体实施方式中进一步描述的构思的选择。本
技术实现思路
不意图识别要求保护的主题的关键特征或必要特征，也不意图用作帮助确定要求保护的主题的范围。根据一个总体的方面，提供一种阵列基板栅极驱动电路。所述阵列基板栅极驱动电路可包括构成M个驱动单元的2M级驱动电路，其中，相邻的两级驱动电路构成一驱动单元，任一驱动单元包括第一驱动电路和第二驱动电路，M是大于等于1的整数。第一驱动电路根据扫描方向控制信号来选择第一驱动电路的上一级驱动电路的级传信号或第二驱动电路的级传信号，并且基于所选择的级传信号和控制信号来生成第一驱动电路的级传信号，并且根据生成的第一驱动电路的级传信号和多个时钟信号来生成多个第一栅极驱动信号。第二驱动电路根据所述扫描方向控制信号来选择第一驱动电路的级传信号或第二驱动电路的下一级驱动电路的级传信号，并且基于所选择的级传信号和所述控制信号来生成第二驱动电路的级传信号，并且根据生成的第二驱动电路的级传信号和所述多个时钟信号来生成多个第二栅极驱动信号。当所述扫描方向控制信号为正向扫描控制信号时，第一驱动电路选择上一级驱动电路的级传信号，第二驱动电路选择第一驱动电路的级传信号。在此，第一级驱动电路的上一级驱动电路的级传信号为由面板提供的电路起始信号。当所述扫描方向控制信号为反向扫描控制信号时，第一驱动电路选择第二驱动电路的级传信号，第二驱动电路选择下一级驱动电路的级传信号。在此，第2M级驱动电路的下一级驱动电路的级传信号为由面板提供的电路起始信号。优选地，第一驱动电路包括第一扫描方向控制模块、第一锁存器和第一输出控制模块。第一扫描方向控制模块根据所述扫描方向控制信号来选择第一驱动电路的上一级驱动电路的级传信号或第二驱动电路的级传信号；第一锁存器基于所选择的级传信号和所述控制信号来生成第一驱动电路的级传信号；第一输出控制模块根据第一驱动电路的级传信号和所述多个时钟信号来生成所述多个第一栅极驱动信号。优选地，第一锁存器包括或非逻辑电路和可控反相器。或非逻辑电路接收第一扫描方向控制模块选择的级传信号以及来自可控反相器的第一驱动电路的级传信号，并且输出第一信号。可控反相器接收第一信号和所述控制信号，并且输出第一驱动电路的级传信号。优选地，或非逻辑电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管的栅极与第四晶体管的栅极连接，并接收第一扫描方向控制模块选择的级传信号，第一晶体管的漏极与第二晶体管的漏极连接，并且共同连接到第三晶体管的漏极，第一晶体管的源极与第二晶体管的源极连接，并且共同连接到恒压低电位，第二晶体管的栅极接收来自可控反相器的第一驱动电路的级传信号，第三晶体管的源极与第四晶体管的漏极连接，第四晶体管的源极连接到恒压高电位，其中，第一晶体管的漏极为或非逻辑电路的输出端，用于输出第一信号。优选地，第一晶体管和第二晶体管为N型薄膜晶体管，第三晶体管和第四晶体管为P型薄膜晶体管。优选地，可控反相器包括第五晶体管和第六晶体管。第五晶体管的栅极与第六晶体管的栅极连接，并且与或非逻辑电路的输出端连接，第五晶体管的源极接收所述控制信号，第五晶体管的漏极与第六晶体管的漏极连接，第六晶体管的源极连接到恒压低电位，其中，第六晶体管的漏极为可控反相器的输出端，用于输出第一驱动电路的级传信号。优选地，第五晶体管为P型薄膜晶体管，第六晶体管为N型薄膜晶体管。优选地，第二驱动电路包括第二扫描方向控制模块、第二锁存器和第二输出控制模块。第二扫描方向控制模块根据所述扫描方向控制信号来选择第一驱动电路的级传信号或第二驱动电路的下一级驱动电路的级传信号，第二锁存器基于第二扫描方向控制模块选择的级传信号和所述控制信号来生成第二驱动电路的级传信号，第二输出控制模块根据第二驱动电路的级传信号和所述多个时钟信号来生成所述多个第二栅极驱动信号。优选地，第二锁存器包括可控或非逻辑电路和反相器。可控或非逻辑电路接收第二扫描方向控制模块选择的级传信号、所述控制信号以及来自反相器的第二驱动电路的级传信号，并且输出第二信号。反相器接收第二信号，并且输出第二驱动电路的级传信号。优选地，可控或非逻辑电路包括：第七晶体管、第八晶体管、第九晶体管以及第十晶体管，第七晶体管的栅极与第十晶体管的栅极连接，并且共同接收第二扫描方向控制模块选择的级传信号，第七晶体管的漏极与第八晶体管的漏极连接，并且共同连接到第九晶体管的漏极，第七晶体管的源极与第八晶体管的源极连接，并且共同接收所述控制信号，第八晶体管的栅极接收来自反相器的第二驱动电路的级传信号，第九晶体管的源极与第十晶体管的漏极连接，第十晶体管的源极连接到恒压高电位，其中，第七晶体管的漏极为可控或非逻辑电路的输出端，用于输出第二信号。优选地，第七晶体管和第八晶体管为N型薄膜晶体管，第九晶体管和第十晶体管为P型薄膜晶体管。优选地，反相器包括第十一晶体管和第十二晶体管。第十一晶体管的栅极与第十二晶体管的栅极连接，并且与可控或非逻辑电路的输出端连接，第十一晶体管的源极连接到恒压高电位，第十一晶体管的漏极与第十二晶体管的漏极连接，第十二晶体管的源极连接到恒压低电位，其中，第十二晶体管的漏极为反相器的输出端，用于输出第二驱动电路的级传信号。优选地，第十一晶体管为P型薄膜晶体管，第十二晶体管为N型薄膜晶体管。优选地，第一输出控制模块包括多个第一传输门，所述多个第一传输门中的每个第一传输门根据第一驱动电路的级传信号和所述多个时钟信号中的一个来生成所述多个第一栅极驱动信号中的一个。优选地，第二输出控制模块包括多个第二传输门，所述多个第二传输门中的每个第二传输门根据第二驱动电路的级传信号和所述多个时钟信号中的一个来生成所述多个第二栅极驱动信号中的一个。优选地，所述多个时钟信号包括第一时钟信号和第二时钟信号。第一驱动电路根据生成的第一驱动电路的级传信号和所述第一时钟信号来生成一个第一栅极驱动信号，根据生成的第一驱动电路的级传信号和第二时钟信号来生成另一个第一栅极驱动信号；第二驱动电路根据生成的第二驱动电路的级传信号和所述第一时钟信号来生成一个第二栅极驱动信号，根据生成的第二驱动电路的级传信号和所述第二时钟信号来生成另一第二栅极驱动信号。有益效果：本专利技术提供的阵列基板栅极驱动电路的每一驱动单元的两级驱动电路可生成多个栅极驱动信号，能够有效减小GOA电路所需的晶体管的数量，以适用于本文档来自技高网...

【技术保护点】
一种阵列基板栅极驱动电路，包括构成M个驱动单元的2M级驱动电路，其中，相邻的两级驱动电路构成一驱动单元，任一驱动单元包括第一驱动电路和第二驱动电路，M是大于等于1的整数，其中，第一驱动电路根据扫描方向控制信号来选择第一驱动电路的上一级驱动电路的级传信号或第二驱动电路的级传信号，并且基于所选择的级传信号和控制信号来生成第一驱动电路的级传信号，并根据生成的第一驱动电路的级传信号和多个时钟信号来生成多个第一栅极驱动信号；第二驱动电路根据所述扫描方向控制信号来选择第一驱动电路的级传信号或第二驱动电路的下一级驱动电路的级传信号，并且基于所选择的级传信号和所述控制信号来生成第二驱动电路的级传信号，并根据生成的第二驱动电路的级传信号和所述多个时钟信号来生成多个第二栅极驱动信号。

【技术特征摘要】
1.一种阵列基板栅极驱动电路，包括构成M个驱动单元的2M级驱动电路，其中，相邻的两级驱动电路构成一驱动单元，任一驱动单元包括第一驱动电路和第二驱动电路，M是大于等于1的整数，其中，第一驱动电路根据扫描方向控制信号来选择第一驱动电路的上一级驱动电路的级传信号或第二驱动电路的级传信号，并且基于所选择的级传信号和控制信号来生成第一驱动电路的级传信号，并根据生成的第一驱动电路的级传信号和多个时钟信号来生成多个第一栅极驱动信号；第二驱动电路根据所述扫描方向控制信号来选择第一驱动电路的级传信号或第二驱动电路的下一级驱动电路的级传信号，并且基于所选择的级传信号和所述控制信号来生成第二驱动电路的级传信号，并根据生成的第二驱动电路的级传信号和所述多个时钟信号来生成多个第二栅极驱动信号。2.如权利要求1所述的阵列基板栅极驱动电路，其中，当所述扫描方向控制信号为正向扫描控制信号时，第一驱动电路选择上一级驱动电路的级传信号，第二驱动电路选择第一驱动电路的级传信号，其中，第一级驱动电路的上一级驱动电路的级传信号为由面板提供的电路起始信号。3.如权利要求1所述的阵列基板栅极驱动电路，其中，当所述扫描方向控制信号为反向扫描控制信号时，第一驱动电路选择第二驱动电路的级传信号，第二驱动电路选择下一级驱动电路的级传信号，其中，第2M级驱动电路的下一级驱动电路的级传信号为由面板提供的电路起始信号。4.如权利要求1-3中的任一项所述的阵列基板栅极驱动电路，其中，第一驱动电路包括第一扫描方向控制模块、第一锁存器和第一输出控制模块，其中，第一扫描方向控制模块根据所述扫描方向控制信号来选择第一驱动电路的上一级驱动电路的级传信号或第二驱动电路的级传信号；第一锁存器基于所选择的级传信号和所述控制信号来生成第一驱动电路的级传信号；第一输出控制模块根据第一驱动电路的级传信号和所述多个时钟信号来生成所述多个第一栅极驱动信号。5.如权利要求4所述的阵列基板栅极驱动电路，其中，第一锁存器包括或非逻辑电路和可控反相器，其中，或非逻辑电路接收第一扫描方向控制模...

【专利技术属性】
技术研发人员：赵莽，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42