一种阵列基板行驱动电路制造技术

本发明专利技术公开了一种阵列基板行驱动电路，其特征在于，包括多级驱动模块，第N级驱动模块包括：扫描控制单元、节点充电单元、输出保持单元、下拉保持单元、下拉控制单元、黑屏输出控制单元以及黑屏唤醒输出控制单元。采用本方案可以消除电路在正常非触控扫描阶段关键节点电位存在的竞争风险，以及维持电路在触控扫描阶段时序需要特殊变动时电路关键节点的稳定。

Array substrate line drive circuit

The invention discloses an array substrate for the driving circuit, which is characterized in that includes a multi-stage drive module, N driver module includes: a scanning control unit, a charging unit, the output node holding unit, a holding unit, pull-down pull-down control unit control unit and the output of black, black wake output control unit. The scheme can eliminate the circuit in the presence of normal non touch scanning stage key node potential competition risk, and maintain the circuit need special change circuit touch key nodes in the scanning phase timing stability.

【技术实现步骤摘要】
一种阵列基板行驱动电路
本专利技术涉及液晶显示器的驱动电路
，尤其涉及一种阵列基板行驱动电路。
技术介绍
阵列基板行驱动电路，也就是利用现有薄膜晶体管液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。阵列基板行驱动电路不仅能够减少外接集成电路的焊接工序，提高集成度，还可以提高产能降低生产成本，成为了InCell(触控电路在液晶盒内型)型触控显示面板的首选。InCell型触控显示面板的驱动方式是分时驱动，即将显示驱动和触控信号驱动分开进行。随着液晶显示技术的飞速发展，InCell型触控显示面板已被人们广泛使用。图1为现有InCell型触控显示面板的阵列基板行驱动电路的第N级驱动模块的结构示意图，如图所示，第N级驱动模块包括扫描控制单元100、节点充电单元200、输出保持单元300、下拉保持单元400、下拉控制单元500、黑屏输出控制单元600和黑屏唤醒输出控制单元700。该电路在正常非触控扫描阶段关键节点电位一般存在竞争风险，以及在触控扫描阶段由于时序需要特殊变动对电路关键节点的稳定性造成影响。综上，亟需对现有的阵列基板行驱动电路进行改进以消除电路在正常非触控扫描阶段关键节点电位存在的竞争风险，以及维持电路在触控扫描阶段时序需要特殊变动时电路关键节点的稳定。
技术实现思路
针对上述技术问题，本专利技术提供了一种阵列基板行驱动电路，包括多级驱动模块，第N级驱动模块包括：扫描控制单元，其用于控制电路的正反向扫描方向以及传递来自前后级驱动模块的级传信号；节点充电单元，其电连接所述扫描控制单元的输出端，用于根据所述扫描控制单元输出的级传信号控制正压恒压信号与Q节点之间的信号传输，由此对Q节点预充电；输出保持单元，其电连接Q节点、第一时钟信号和本级驱动模块输出端，用于根据Q节点的电压控制第一时钟信号与本级驱动模块输出端之间的信号传输，由此在驱动模块的作用期间输出本级驱动信号；下拉保持单元，其电连接P节点、负压恒压信号、Q节点和本级驱动模块输出端，用于根据P节点的电压控制负压恒压信号与Q节点之间以及根据P节点的电压控制负压恒压信号与本级行驱动模块输出端的之间信号传输，由此在行驱动模块的非作用期间维持Q节点和本级电路输出端的低电平状态；下拉控制单元，其电连接所述扫描控制单元的输出端、第一时钟信号、第二时钟信号、负压恒压信号和P节点，以及本级行驱动模块输出端，用于在正常显示阶段根据第一时钟信号和第二时钟信号控制P节点的电压，并且在本级驱动信号抬升到高电平状态时保持P节点的低电平状态；黑屏输出控制单元，其电连接第一栅极选择控制信号、P节点和本级行驱动模块输出端，用于在所有驱动模块打开阶段保持P节点的低电平状态和本级电路输出端的高电平状态；黑屏唤醒输出控制单元，其电连接第二栅极选择控制信号和本级行驱动模块输出端，用于在触控屏扫描阶段控制本级驱动信号的输出。在一个实施例中，所述扫描控制单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极与第一驱动信号连接，所述第一晶体管的源极与第级栅极驱动信号连接；所述第二晶体管的栅极与第二驱动信号连接，所述第二晶体管的源极与第级栅极驱动信号连接。在一个实施例中，所述节点充电单元包括第三晶体管，所述第三晶体管的栅极与所述扫描控制单元的输出端连接，所述第三晶体管的源极与正压恒压信号连接，所述第三晶体管的漏极与Q节点连接。在一个实施例中，所述输出保持单元包括第四晶体管、第十二晶体管和第一电容，所述第四晶体管的栅极与正压恒压信号连接，所述第四晶体管的源极与所述Q节点连接，所述第四晶体管的漏极与所述第十二晶体管的栅极连接；所述第十二晶体管的源极与第一时钟信号连接，所述第十二晶体管的漏极与本级驱动模块输出端连接。在一个实施例中，所述下拉保持单元包括第十晶体管、第十一晶体管和第二电容，所述第十晶体管的栅极与所述P节点连接，所述第十晶体管的源极与所述Q节点连接，所述第十晶体管的漏极与负压恒压信号连接；所述第十一晶体管的栅极与所述P节点连接，所述第十一晶体管的源极与所述本级驱动模块输出端连接，所述第十一晶体管的漏极与负压恒压信号连接；所述第二电容的一端与所述P节点连接，所述第二电容的另一端与所述负压恒压信号连接。在一个实施例中，所述下拉控制单元包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十六晶体管和第三电容，所述第五晶体管的栅极和源极分别与所述第一时钟信号连接，所述第五晶体管的漏极与所述第六晶体管的栅极连接；所述第六晶体管的源极与第二时钟信号连接，所述第六晶体管的漏极与所述第七晶体管的栅极连接；所述第七晶体管的源极与所述第二时钟信号连接，所述第七晶体管的漏极与所述P节点连接；所述第八晶体管的栅极与所述扫描控制单元的输出端连接，所述第八晶体管的源极与所述第五晶体管的漏极连接，所述第八晶体管的漏极与负压恒压信号连接；所述第九晶体管的栅极与所述第八晶体管的栅极连接，所述第九晶体管的源极与所述P节点连接，所述第九晶体管的漏极与负压恒压信号连接；所述第十六晶体管的栅极与所述本级驱动模块输出端连接，所述第十六晶体管的源极与与所述P节点连接，所述第十六晶体管的漏极与负压恒压信号连接；所述第三电容的一端与所述第五晶体管的漏极连接，所述第三电容的另一端与负压恒压信号连接。在一个实施例中，所述黑屏输出控制单元包括第十四晶体管和第十五晶体管，所述第十四晶体管的栅极与第一栅极选择控制信号连接，所述第十四晶体管的源极与所述P节点连接，所述第十四晶体管的漏极与负压恒压信号连接；所述第十五晶体管的栅极和源极分别与所述第一栅极选择控制信号连接，所述第十五晶体管的漏极与所述本级驱动模块输出端连接。在一个实施例中，所述黑屏唤醒输出控制单元包括第十三晶体管，所述第十三晶体管的栅极与第二栅极选择控制信号连接，所述第十三晶体管的源极与负压恒压信号连接，所述第十三晶体管的漏极与所述本级驱动模块输出端连接。本专利技术还提供了一种阵列基板行驱动电路，包括多级驱动模块，第N级驱动模块包括：扫描控制单元，其用于控制电路的正反向扫描方向以及传递来自前后级驱动模块的级传信号；节点充电单元，其电连接所述扫描控制单元的输出端，用于根据所述扫描控制单元输出的级传信号控制正压恒压信号与Q节点之间的信号传输，由此对Q节点预充电；输出保持单元，其电连接Q节点、第一时钟信号和本级驱动模块输出端，用于根据Q节点的电压控制第一时钟信号与本级驱动模块输出端之间的信号传输，由此在驱动模块的作用期间输出本级驱动信号；下拉保持单元，其电连接P节点、负压恒压信号、Q节点和本级驱动模块输出端，用于根据P节点的电压控制负压恒压信号与Q节点之间以及根据P节点的电压控制负压恒压信号与本级行驱动模块输出端的之间信号传输，由此在行驱动模块的非作用期间维持Q节点和本级电路输出端的低电平状态；下拉控制单元，其电连接所述扫描控制单元的输出端、第一时钟信号、第二时钟信号、负压恒压信号，以及Q节点和P节点，用于在正常显示阶段根据第一时钟信号和第二时钟信号控制P节点的电压，并且对Q节点和P节点的电压进行联动控制；黑屏输出控制单元，其电连接第一栅极选择控制信号、P节点和本级行驱动模块输出端，用于在所有驱动模块打开阶段保持P节点的低电平状态和本文档来自技高网...

【技术保护点】
一种阵列基板行驱动电路，其特征在于，包括多级驱动模块，第N级驱动模块包括：扫描控制单元，其用于控制电路的正反向扫描方向以及传递来自前后级驱动模块的级传信号；节点充电单元，其电连接所述扫描控制单元的输出端，用于根据所述扫描控制单元输出的级传信号控制正压恒压信号与Q节点之间的信号传输，由此对Q节点预充电；输出保持单元，其电连接Q节点、第一时钟信号和本级驱动模块输出端，用于根据Q节点的电压控制第一时钟信号与本级驱动模块输出端之间的信号传输，由此在驱动模块的作用期间输出本级驱动信号；下拉保持单元，其电连接P节点、负压恒压信号、Q节点和本级驱动模块输出端，用于根据P节点的电压控制负压恒压信号与Q节点之间以及根据P节点的电压控制负压恒压信号与本级行驱动模块输出端的之间信号传输，由此在行驱动模块的非作用期间维持Q节点和本级电路输出端的低电平状态；下拉控制单元，其电连接所述扫描控制单元的输出端、第一时钟信号、第二时钟信号、负压恒压信号和P节点，以及本级行驱动模块输出端，用于在正常显示阶段根据第一时钟信号和第二时钟信号控制P节点的电压，并且在本级驱动信号抬升到高电平状态时保持P节点的低电平状态；黑屏输出控制单元，其电连接第一栅极选择控制信号、P节点和本级行驱动模块输出端，用于在所有驱动模块打开阶段保持P节点的低电平状态和本级电路输出端的高电平状态；黑屏唤醒输出控制单元，其电连接第二栅极选择控制信号和本级行驱动模块输出端，用于在触控屏扫描阶段控制本级驱动信号的输出。...

【技术特征摘要】
1.一种阵列基板行驱动电路，其特征在于，包括多级驱动模块，第N级驱动模块包括：扫描控制单元，其用于控制电路的正反向扫描方向以及传递来自前后级驱动模块的级传信号；节点充电单元，其电连接所述扫描控制单元的输出端，用于根据所述扫描控制单元输出的级传信号控制正压恒压信号与Q节点之间的信号传输，由此对Q节点预充电；输出保持单元，其电连接Q节点、第一时钟信号和本级驱动模块输出端，用于根据Q节点的电压控制第一时钟信号与本级驱动模块输出端之间的信号传输，由此在驱动模块的作用期间输出本级驱动信号；下拉保持单元，其电连接P节点、负压恒压信号、Q节点和本级驱动模块输出端，用于根据P节点的电压控制负压恒压信号与Q节点之间以及根据P节点的电压控制负压恒压信号与本级行驱动模块输出端的之间信号传输，由此在行驱动模块的非作用期间维持Q节点和本级电路输出端的低电平状态；下拉控制单元，其电连接所述扫描控制单元的输出端、第一时钟信号、第二时钟信号、负压恒压信号和P节点，以及本级行驱动模块输出端，用于在正常显示阶段根据第一时钟信号和第二时钟信号控制P节点的电压，并且在本级驱动信号抬升到高电平状态时保持P节点的低电平状态；黑屏输出控制单元，其电连接第一栅极选择控制信号、P节点和本级行驱动模块输出端，用于在所有驱动模块打开阶段保持P节点的低电平状态和本级电路输出端的高电平状态；黑屏唤醒输出控制单元，其电连接第二栅极选择控制信号和本级行驱动模块输出端，用于在触控屏扫描阶段控制本级驱动信号的输出。2.根据权利要求1所述的电路，其特征在于：所述输出保持单元包括第四晶体管、第十二晶体管和第一电容，所述第四晶体管的栅极与正压恒压信号连接，所述第四晶体管的源极与所述Q节点连接，所述第四晶体管的漏极与所述第十二晶体管的栅极连接；所述第十二晶体管的源极与第一时钟信号连接，所述第十二晶体管的漏极与本级驱动模块输出端连接。3.根据权利要求1所述的电路，其特征在于：所述下拉保持单元包括第十晶体管、第十一晶体管和第二电容，所述第十晶体管的栅极与所述P节点连接，所述第十晶体管的源极与所述Q节点连接，所述第十晶体管的漏极与负压恒压信号连接；所述第十一晶体管的栅极与所述P节点连接，所述第十一晶体管的源极与所述本级驱动模块输出端连接，所述第十一晶体管的漏极与负压恒压信号连接；所述第二电容的一端与所述P节点连接，所述第二电容的另一端与所述负压恒压信号连接。4.根据权利要求1所述的电路，其特征在于：所述下拉控制单元包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十六晶体管和第三电容，所述第五晶体管的栅极和源极分别与所述第一时钟信号连接，所述第五晶体管的漏极与所述第六晶体管的栅极连接；所述第六晶体管的源极与第二时钟信号连接，所述第六晶体管的漏极与所述第七晶体管的栅极连接；所述第七晶体管的源极与所述第二时钟信号连接，所述第七晶体管的漏极与所述P节点连接；所述第八晶体管的栅极与所述扫描控制单元的输出端连接，所述第八晶体管的源极与所述第五晶体管的漏极连接，所述第八晶体管的漏极与负压恒压信号连接；所述第九晶体管的栅极与所述第八晶体管的栅极连接，所述第九晶体管的源极与所述P节点连接，所述第九晶体管的漏极与负压恒压信号连接；所述第十六晶体管的栅极与所述本级驱动模块输出端连接，所述第十六晶体管的源极与与所述P节点连接，所述第十六晶体管的漏极与负压恒压信号连接；所述第三电容的一端与所述第五晶体管的漏极连接，所述第三电容的另一端与负压恒压信号连接。5.根据权利要求1所述的电路，其特征在于：所述黑屏输出控制单元包括第十四晶体管和第十五晶体管，所述第十四晶体管的栅极与第一栅极选择控制信号连接，所述第十四晶体管的源极与所述P节点连接，所述第十四晶...

【专利技术属性】
技术研发人员：颜尧，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42