一种栅极驱动电路及其驱动方法、显示装置制造方法及图纸

本发明专利技术公开了一种栅极驱动电路及其驱动方法，以及使用该驱动电路的显示装置。本发明专利技术的栅极驱动电路能够实现双向扫描，采用前级驱动电路中Q

Grid drive circuit, driving method thereof and display device

The invention discloses a grid drive circuit and a driving method thereof, and a display device using the drive circuit. The gate driving circuit of the invention can realize bidirectional scanning, and adopts the Q in the front drive circuit

【技术实现步骤摘要】
一种栅极驱动电路及其驱动方法、显示装置
本专利技术涉及显示
，尤其涉及一种栅极驱动电路及其驱动方法，以及依据该栅极驱动电路及驱动方法制造的显示装置。
技术介绍
TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示器)以及OLED(ActiveMatrixDrivingOLED，有源矩阵驱动有机发光二极管)显示装置因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。上述显示装置通常设置有栅极集成(GateDriveronArray)电路，其利用现有薄膜晶体管液晶显示器的薄膜晶体管阵列制程将栅极扫描驱动信号电路制作在薄膜晶体管阵列基板上，该栅极集成电路每一级输出端与一行栅线相连接，用于向该栅线输出栅极扫描信号，以实现对栅线的逐行扫描。随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，而且由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到SystemonPanel(SOP)的相关技术研究，并逐步成为现实。在现有的栅极集成驱动电路设计时都需要具有全部栅极打开(AllGateOn)功能用于实现画面插黑和全部栅极关闭(AllGateOff)功能用于实现搭配TP扫描，现有的电路见图1，正反向扫描时序见图2、3。在GOA电路实现AllGateOn功能时的具体做法是：通过Reset1信号将所有级GOA电路的Q点及P均拉低，同时将所有级的Gn点拉高。在实现AllGateOff时的具体做法是：通过Reset2信号将所有级Gn点同时拉低。
技术实现思路
针对上述现有技术中的缺陷，本专利技术所要解决的技术问题之一是提供一种具有AllGateOn和AllGateOff功能的且有效防止Q节点漏电的栅极驱动电路，同时本专利技术的目的还在于提供一种能够有效降低显示功耗的栅极驱动电路。为了解决上述技术问题，本专利技术提供了一种栅极驱动电路，该栅极驱动电路具有多级结构，其第n级电路中包括：Qn节点预充电单元、Qn节点上拉单元、Qn节点下拉单元、Pn节点上拉单元、Pn节点下拉单元、Gn输出单元、Gn输出端下拉单元、第一复位单元和第二复位单元：Qn节点预充电单元，其在第一输入信号Qn-1、第二输出信号Qn+1的作用下控制高电压信号VGH与Qn节点之间的信号传输，由此对Qn节点进行预充电；Qn节点上拉单元，其电连接在Qn节点与输出端Gn之间，用于维持Qn节点的高电平状态；Qn节点下拉单元，其电连接在低电压信号VGL与Qn节点之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与Qn节点之间的信号传输，由此维持Qn节点的低电平状态；Pn节点上拉单元，其电连接在高电压信号VGH与Pn节点之间，用于在第一时钟信号的作用下控制高电压信号VGH与Pn节点之间的信号传输，由此维持Pn节点的高电平状态；Pn节点下拉单元，其电连接在低电压信号VGL与Pn节点之间，用于在Qn节点电压信号的作用下控制低电压信号VGL与Pn节点之间的信号传输，由此维持Pn节点的低电平状态；Gn输出单元，其电连接在第二时钟信号与输出端Gn之间，用于在Qn节点电压信号的作用下控制第二时钟信号与输出端Gn之间的信号传输，由此输出Gn高电平信号；Gn输出端下拉单元，其电连接在低电压信号VGL与输出端Gn之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与输出端Gn之间的信号传输，由此维持输出端Gn的低电平状态；其中，第一输入信号Qn-1为前级驱动电路中Qn-1节点输出信号，第二输出信号Qn+1为后级驱动电路中Qn+1节点输出信号；第一复位单元连接低电压信号VHL、Qn节点、Pn节点、输出端Gn和第一复位信号Reset1，当第一复位信号Reset1跳变为高电平时，第一复位单元将Qn节点和Pn节点均拉低至低电平，同时将输出端Gn拉至高电平；第二复位单元连接电压信号VHL、输出端Gn和第一复位信号Reset2，当第二复位信号Reset2跳变为高电平时，第二复位单元将输出端Gn拉至低电平。当第一复位信号Reset1跳变为高电平时，第二复位信号Reset2保持低电平。当第二复位信号Reset2跳变为高电平时，第一复位信号Reset1保持低电平。在一个实施例中，所述Qn节点预充电单元包括第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4。第一晶体管T1的源极与高电压信号VGH连接，第一晶体管T1栅极与第二输出信号Qn+1连接，第一晶体管T1漏极与第二晶体管T2的源极连接。第二晶体管T2栅极连接第一输入信号Qn-1，第二晶体管T2漏极连接第三晶体管T3的源极连接，并同时与Qn节点连接。第三晶体管T3栅极与第一输入信号Qn-1连接，第三晶体管T3漏极与第四晶体管T4的源极连接。第四晶体管T4栅极与第二输出信号Qn+1连接，第四晶体管T4漏极与高电压信号VGH连接。在一个实施例中，所述Qn节点上拉单元包括第一电容C1，所述第一电容C1两端分别连接Qn节点与输出端Gn。在一个实施例中，所述Qn节点下拉单元包括第五晶体管T5，第五晶体管T5的源极连接Qn节点，第五晶体管T5的栅极连接Pn节点，第五晶体管T5的漏极连接低电压信号VGL。在一个实施例中，所述Pn节点上拉单元包括第六晶体管T6和第二电容C2，所述第六晶体管T6的源极连接高电压信号VGH，第六晶体管T6的栅极连接第一时钟信号，第六晶体管T6的漏极连接Pn节点。第二电容C2两端分别连接Pn节点与低电压信号VGL。在一个实施例中，所述Pn节点下拉单元包括第七晶体管T7，所述第七晶体管T7的源极连接Pn节点，第七晶体管T7的栅极连接Qn节点，第七晶体管T7的漏极连接低电压信号VGL。在一个实施例中，所述Gn输出单元包括第八晶体管T8，所述八晶体管T8的源极连接第二时钟信号，第八晶体管T8的栅极连接Qn节点，第八晶体管T8的漏极连接输出端Gn。在一个实施例中，所述Gn输出端下拉单元包括第九晶体管T9，所述第九晶体管T9的源极连接输出端Gn，第九晶体管T9的栅极连接Pn节点，第九晶体管T9的漏极连接低电压信号VGL。在一个实施例中，所述第一复位单元包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12。第十晶体管T10的源极连接Qn节点，栅极连接第一复位信号Reset1，漏极连接低电压信号VGL。第十一晶体管T11的源极连接输出端Gn，栅极和漏极均连接第一复位信号Reset1，第十二晶体管T12的源极连接Pn节点，栅极连接第一复位信号Reset1，漏极连接低电压信号VGL。在一个实施例中，所述第二复位单元包括第十三晶体管T13，第十三晶体管T13的源极连接输出端Gn，栅极连接第二复位信号Reset2，漏极连接低电压信号VGL。根据本专利技术的另一方面，还提供了一种栅极驱动方法，在进行正反双向扫描时，包括如下阶段：正向扫描阶段：正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平阶段a，第一输入信号Qn-1与第二输入信号Qn+1交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点进行预充电。阶段b，在阶段a中，Qn节点被预充电本文档来自技高网...

【技术保护点】
一种栅极驱动电路，该栅极驱动电路具有多级结构，其特征在于，第n级电路中包括：Q

【技术特征摘要】
1.一种栅极驱动电路，该栅极驱动电路具有多级结构，其特征在于，第n级电路中包括：Qn节点预充电单元，其在第一输入信号Qn-1、第二输出信号Qn+1的作用下控制高电压信号VGH与Qn节点之间的信号传输，由此对Qn节点进行预充电；Qn节点上拉单元，其电连接在Qn节点与输出端Gn之间，用于维持Qn节点的高电平状态；Qn节点下拉单元，其电连接在低电压信号VGL与Qn节点之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与Qn节点之间的信号传输，由此维持Qn节点的低电平状态；Pn节点上拉单元，其电连接在高电压信号VGH与Pn节点之间，用于在第一时钟信号的作用下控制高电压信号VGH与Pn节点之间的信号传输，由此维持Pn节点的高电平状态；Pn节点下拉单元，其电连接在低电压信号VGL与Pn节点之间，用于在Qn节点电压信号的作用下控制低电压信号VGL与Pn节点之间的信号传输，由此维持Pn节点的低电平状态；Gn输出单元，其电连接在第二时钟信号与输出端Gn之间，用于在Qn节点电压信号的作用下控制第二时钟信号与输出端Gn之间的信号传输，由此输出Gn高电平信号；Gn输出端下拉单元，其电连接在低电压信号VGL与输出端Gn之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与输出端Gn之间的信号传输，由此维持输出端Gn的低电平状态；第一复位单元，其连接低电压信号VHL、Qn节点、Pn节点、输出端Gn和第一复位信号，用于当第一复位信号跳变为高电平时，第一复位单元将Qn节点和Pn节点均拉低至低电平，同时将输出端Gn拉至高电平；第二复位单元，其连接低电压信号VHL、输出端Gn和第二复位信号，用于当第二复位信号跳变为高电平时，将输出端Gn拉至低电平。2.如权利要求1所述的栅极驱动电路，其特征在于，所述Qn节点预充电单元包括第一晶体管、第二晶体管、第三晶体管及第四晶体管；第一晶体管的源极与高电压信号VGH连接，第一晶体管的栅极与第二输出信号Qn+1连接，第一晶体管的漏极与第二晶体管的源极连接；第二晶体管的栅极连接第一输入信号Qn-1，第二晶体管的漏极连接第三晶体管的源极连接，并同时与Qn节点连接；第三晶体管的栅极与第一输入信号Qn-1连接，第三晶体管的漏极与第四晶体管的源极连接；第四晶体管的栅极与第二输出信号Qn+1连接，第四晶体管的漏极与高电压信号VGH连接。3.如权利要求2所述的栅极驱动电路，其特征在于，所述Qn节点下拉单元包括第五晶体管，第五晶体管的源极连接Qn节点，第五晶体管的栅极连接Pn节点，第五晶体管的漏极连接低电压信号VGL。4.如权利要求3所述的栅极驱动电路，其特征在于，所述Pn节点上拉单元包括第六晶体管和第二电容，所述第六晶体管的源极连接高电压信号VGH，第六晶体管的栅极连接第一时钟信号，第六晶体管的漏极连接Pn节点；第二电容两端分别连接Pn节点与低电压信号VGL。5.如权利要求4所述的栅极驱动电路，其特征在于，所述Pn节点下拉单元包括第七晶体管，所述第七晶体管的源极连接Pn节点，第七晶体管的栅极连接Qn节点，第七晶体管的漏极连接低电压信号VGL。6.如权利...

【专利技术属性】
技术研发人员：李亚锋，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42