一种栅极驱动电路及驱动方法、显示装置制造方法及图纸

本发明专利技术公开了一种栅极驱动电路及其驱动方法，以及使用该驱动电路的显示装置。本发明专利技术的栅极驱动电路能够实现双向扫描，采用前级驱动电路中Q

Grid drive circuit, driving method and display device

The invention discloses a grid drive circuit and a driving method thereof, and a display device using the drive circuit. The gate driving circuit of the invention can realize bidirectional scanning, and adopts the Q in the front drive circuit

【技术实现步骤摘要】
一种栅极驱动电路及驱动方法、显示装置
本专利技术涉及显示
，尤其涉及一种栅极驱动电路及其驱动方法，以及依据该栅极驱动电路及驱动方法制造的显示装置。
技术介绍
TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示器)以及OLED(ActiveMatrixDrivingOLED，有源矩阵驱动有机发光二极管)显示装置因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。上述显示装置通常设置有栅极集成(GateDriveronArray)电路，其利用现有薄膜晶体管液晶显示器中的薄膜晶体管阵列制程将栅极行扫描驱动信号电路制作在薄膜晶体管阵列基板上，该栅极集成驱动电路每一级输出端与一行栅线相连接，用于向该栅线输出栅极扫描信号，以实现对栅线的逐行扫描。随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，而且由于低温多晶硅半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到集成系统面板(SOP)的相关技术研究，并逐步成为现实。根据现有的这种栅极集成驱动电路的连接方式，当栅极集成驱动电路级数增加的时，会出现上下级传时信号衰减，级传信号一旦出现衰减，那么就会造成栅极集成驱动电路的某一级对Q点的预充电能力减弱，进而导致本级栅极驱动信号输出能力衰减，最终影响到面内像素电极的充电。
技术实现思路
本专利技术所要解决的技术问题之一是提供一种能够在多级栅极集成驱动电路级传时，每一级栅极驱动信号Gn均能够稳定输出的栅极驱动电路。同时本专利技术所要解决的另一技术问题在降低栅极驱动电路中预充电节点的漏电几率。为了解决上述技术问题，本专利技术的第一个方面提供了一种栅极驱动电路，该栅极驱动电路具有多级结构，其特征在于，第n级电路中包括：第n级电路中包括：Qn节点预充电单元，其在第一输入信号Qn-1、第二输出信号Qn+1的作用下控制高电压信号VGH与Qn节点之间的信号传输，由此对Qn节点进行预充电；Qn节点上拉单元，其电连接在Qn节点与本级电路输出端Gn之间，用于维持Qn节点的高电平状态；Qn节点下拉单元，其电连接在低电压信号VGL与Qn节点之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与Qn节点之间的信号传输，由此维持Qn节点的低电平状态；Pn节点上拉单元，其电连接在高电压信号VGH与Pn节点之间，用于在第一时钟信号的作用下控制高电压信号VGH与Pn节点之间的信号传输，由此维持Pn节点的高电平状态；Pn节点下拉单元，其电连接在低电压信号VGL与Pn节点之间，用于在Qn节点电压信号的作用下控制低电压信号VGL与Pn节点之间的信号传输，由此维持Pn节点的低电平状态；Gn输出单元，其电连接在第二时钟信号与本级电路输出端Gn之间，用于在Qn节点电压信号的作用下控制第二时钟信号与本级电路输出端Gn之间的信号传输，由此输出Gn高电平信号；Gn输出端下拉单元，其电连接在低电压信号VGL与本级电路输出端Gn之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与本级电路输出端Gn之间的信号传输，由此维持本级电路输出端Gn的低电平状态。其中，所述第一输入信号Qn-1为前级驱动电路中Qn-1节点输出信号，第二输入信号Qn+1为后级驱动电路中Qn+1节点输出信号。在一个实施例中，所述Qn节点预充电单元包括第一晶体管、第二晶体管、第三晶体管及第四晶体管；第一晶体管的源极与高电压信号VGH连接，第一晶体管的栅极与第二输出信号Qn+1连接，第一晶体管的漏极与第二晶体管的源极连接；第二晶体管的栅极连接第一输入信号Qn-1，第二晶体管的漏极连接第三晶体管的源极，并同时与Qn节点连接；第三晶体管的栅极与第一输入信号Qn-1连接，第三晶体管的漏极与第四晶体管的源极连接；第四晶体管的栅极与第二输出信号Qn+1连接，第四晶体管的漏极与高电压信号VGH连接。在一个实施例中，所述Qn节点上拉单元包括第一电容，所述第一电容两端分别连接Qn节点与输出端Gn。在一个实施例中，所述Qn节点下拉单元包括第五晶体管，第五晶体管的源极连接Qn节点，第五晶体管的栅极连接Pn节点，第五晶体管的漏极连接低电压信号VGL。在一个实施例中，所述Pn节点上拉单元包括第六晶体管和第二电容，所述第六晶体管的源极连接高电压信号VGH，第六晶体管的栅极连接第一时钟信号，第六晶体管的漏极连接Pn节点；第二电容两端分别连接Pn节点与低电压信号VGL。在一个实施例中，所述Pn节点下拉单元包括第七晶体管，所述第七晶体管的源极连接Pn节点，第七晶体管的栅极连接Qn节点，第七晶体管的漏极连接低电压信号VGL。在一个实施例中，所述Gn输出单元包括第八晶体管，所述八晶体管的源极连接第二时钟信号，第八晶体管的栅极连接Qn节点，第八晶体管的漏极连接输出端Gn。在一个实施例中，所述Gn输出端下拉单元包括第九晶体管，所述第九晶体管的源极连接输出端Gn，第九晶体管的栅极连接Pn节点，第九晶体管的漏极连接低电压信号VGL。根据本专利技术的第二个方面，还提供了一种栅极驱动方法，在进行正反双向扫描时，包括如下阶段：正向扫描阶段时包括：阶段a，第一输入信号Qn-1与第二输入信号Qn+1交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点进行预充电；阶段b，在阶段a中，Qn节点被预充电，Qn节点上拉单元中的第一电容C1维持Qn节点处于高电平状态，Gn输出单元中的第八晶体管处于导通状态，第二时钟信号的高电平输出到输出端Gn；阶段c，Qn节点上拉单元中的第一电容继续维持Qn节点处于高电平状态，而此时第二时钟信号的低电平将Gn输出端电平拉低，当第一输入信号Qn-1与第二输入信号Qn+1同时为高电平时，第一、二、三、四晶体管均处于串联导通状态，Qn节点被补充充电；阶段d，当第一时钟信号为高电平时，Pn节点上拉单元中的第六晶体管处于导通的状态，Pn节点电平被拉高，Qn节点下拉单元中的第五晶体管导通，此时Qn节点电平被拉低到低电压信号VGL；阶段e，当Qn节点变为低电平后，Pn节点下拉单元的第七晶体管处于截止状态，当第一时钟跳变为高电平时第六晶体管导通，Pn节点被充电，那么五晶体管和Gn输出端下拉单元的第九晶体管均处于导通的状态，可以保证Qn节点及输出端Gn低电平的稳定，同时第二电容对Pn节点的高电平具有一定的保持作用。反向扫描阶段包括：阶段1，第一输入信号Qn-1与第二输入信号Qn+1交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点进行预充电；阶段2，在阶段1中，Qn节点被预充电，Qn节点上拉单元中的第一电容C1维持Qn节点处于高电平状态，Gn输出单元中的第八晶体管T8处于导通状态，第二时钟信号的高电平输出到输出端Gn；阶段3，Qn节点上拉单元中的第一电容C1继续维持Qn节点处于高电平状态，而此时第二时钟信号的低电平将Gn输出端电平拉低，当第一输入信号Qn-1与第二输入信号Qn+1同时为高电平时，第一、二、三、四晶体管均处于串联导通状态，Qn节点被补充充电；阶段4，当第一时钟信号为高电平时，Pn节点上拉单元中的第六晶体管T6处于导通的状态，Pn节点电平本文档来自技高网...

【技术保护点】
一种栅极驱动电路，该栅极驱动电路具有多级结构，其特征在于，第n级电路中包括：Q

【技术特征摘要】
1.一种栅极驱动电路，该栅极驱动电路具有多级结构，其特征在于，第n级电路中包括：Qn节点预充电单元，其在第一输入信号Qn-1、第二输出信号Qn+1的作用下控制高电压信号VGH与Qn节点之间的信号传输，由此对Qn节点进行预充电；Qn节点上拉单元，其电连接在Qn节点与本级电路输出端Gn之间，用于维持Qn节点的高电平状态；Qn节点下拉单元，其电连接在低电压信号VGL与Qn节点之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与Qn节点之间的信号传输，由此维持Qn节点的低电平状态；Pn节点上拉单元，其电连接在高电压信号VGH与Pn节点之间，用于在第一时钟信号的作用下控制高电压信号VGH与Pn节点之间的信号传输，由此维持Pn节点的高电平状态；Pn节点下拉单元，其电连接在低电压信号VGL与Pn节点之间，用于在Qn节点电压信号的作用下控制低电压信号VGL与Pn节点之间的信号传输，由此维持Pn节点的低电平状态；Gn输出单元，其电连接在第二时钟信号与本级电路输出端Gn之间，用于在Qn节点电压信号的作用下控制第二时钟信号与本级电路输出端Gn之间的信号传输，由此输出Gn高电平信号；Gn输出端下拉单元，其电连接在低电压信号VGL与本级电路输出端Gn之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与本级电路输出端Gn之间的信号传输，由此维持本级电路输出端Gn的低电平状态；其中，所述第一输入信号Qn-1为前级驱动电路中Qn-1节点输出信号，第二输入信号Qn+1为后级驱动电路中Qn+1节点输出信号。2.如权利要求1所述的栅极驱动电路，其特征在于，所述Qn节点预充电单元包括第一晶体管、第二晶体管、第三晶体管及第四晶体管；第一晶体管的源极与高电压信号VGH连接，第一晶体管的栅极与第二输出信号Qn+1连接，第一晶体管的漏极与第二晶体管的源极连接；第二晶体管的栅极连接第一输入信号Qn-1，第二晶体管的漏极连接第三晶体管的源极，并同时与Qn节点连接；第三晶体管的栅极与第一输入信号Qn-1连接，第三晶体管的漏极与第四晶体管的源极连接；第四晶体管的栅极与第二输出信号Qn+1连接，第四晶体管的漏极与高电压信号VGH连接。3.如权利要求2所述的栅极驱动电路，其特征在于，所述Qn节点上拉单元包括第一电容，所述第一电容两端分别连接Qn节点与输出端Gn。4.如权利要求3所述的栅极驱动电路，其特征在于，所述Qn节点下拉单元包括第五晶体管，第五晶体管的源极连接Qn节点，第五晶体管的栅极连接Pn节点，第五晶体管的漏极连接低电压信号VGL。5.如权利要求4所述的栅极驱动电路，其特征在于，所述Pn节点上拉单元包括第六晶体管和第二电容，所述第六晶体管的源极连接高电压信号VGH，第六晶体管的栅极连接第一时钟信号，第六晶体管的漏极连接Pn节点；第二电容两端分别连接Pn节点与低电压信号VGL。6.如权利要求5所述的栅极驱动电路，其特征在于，所述Pn节点下拉单元包括第七晶体管，所述第七晶体管的源极连接Pn节点，第七晶体管的栅极连接Qn节点，第七晶体管的漏极连接低电压信号VGL。7.如权利要求6所述...

【专利技术属性】
技术研发人员：李亚锋，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42