一种GOA驱动电路制造技术

本发明专利技术提供了一种GOA驱动电路，包括：输入控制模块，用于选择输入正反向级传信号；锁存模块，用于锁存选择输入的正反向级传信号；处理模块，用于将锁存模块输出的级传信号处理为第一中间信号；缓存模块，用于缓存并处理第一中间信号为栅极驱动信号和第二中间信号，第一中间信号和第二中间信号的相位相反，其中，由上一级GOA驱动电路和下一级GOA驱动电路输出的第一中间信号和/或第二中间信号控制输入控制模块来选择输入正反向级传信号，以及控制锁存模块锁存由输入控制模块选择输入的正反向级传信号。本发明专利技术可以有效的减小GOA电路所需要的驱动晶体管的数量，有利于窄边框GOA电路的设计。

A GOA drive circuit

The invention provides a GOA drive circuit includes an input control module is used to select the input signal level is backward; the latch module, is used in the reverse latch select the input signal; processing module for latch module output level signal processing for the signal of the first buffer module in between; for the cache and processing the first intermediate signal driving signal and the second intermediate signal for phase gate, a first intermediate signal and the second intermediate signal on the contrary, among them, by a GOA driver first intermediate signal and / or the second intermediate signal circuit and a driving circuit for GOA output control input control module to select input is reverse the signal level, and the control module latches latch reverse level module to select the input by the input control signal. The invention can effectively reduce the number of driving transistors needed by the GOA circuit, and is favorable for the design of a narrow frame GOA circuit.

【技术实现步骤摘要】
一种GOA驱动电路
本专利技术属于显示控制
，具体地说，尤其涉及一种GOA驱动电路。
技术介绍
GOA(GateDriverOnArray，集成在阵列基板上的行扫描)是利用现有薄膜晶体管液晶显示器阵列制程，将行扫描驱动信号电路制作在阵列基板上，实现逐行扫描驱动的一项技术。现有技术中，带有正反扫功能的CMOSGOA电路的设计较为复杂，需要的驱动晶体管数量较多，不利于窄边框GOA电路设计。同时，用于产生驱动时钟控制信号的负载较大，电路功耗较大。
技术实现思路
本专利技术提供了一种GOA驱动电路，可以减小GOA电路所需要的驱动晶体管的数量，降低产生时序控制信号的负载和电路的功耗。根据本专利技术的一个实施例，提供了一种GOA驱动电路，包括：输入控制模块，用于选择输入正反向级传信号；锁存模块，用于锁存选择输入的正反向级传信号；处理模块，用于将所述锁存模块输出的级传信号处理为第一中间信号；缓存模块，用于缓存并处理所述第一中间信号为栅极驱动信号和第二中间信号，所述第一中间信号和所述第二中间信号的相位相反，其中，由上一级GOA驱动电路和下一级GOA驱动电路输出的所述第一中间信号和/或所述第二中间信号控制所述输入控制模块来选择输入正反向级传信号，以及控制所述锁存模块锁存由所述输入控制模块选择输入的正反向级传信号。根据本专利技术的一个实施例，所述输入控制模块包括：第一晶体管，其为N型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，源极用于输入第一选择输入信号，漏极连接所述锁存模块；第二晶体管，其为N型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，源极用于输入第二选择输入信号，漏极连接所述锁存模块。根据本专利技术的一个实施例，所述锁存模块包括：第一反相器，其输入端连接所述第一晶体管和所述第二晶体管的漏极，输出端连接所述处理模块；第三晶体管，其为P型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，漏极连接所述第一反相器的输入端；第四晶体管，其为P型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，漏极连接所述第三晶体管的源极；第二反相器，其输入端连接所述第一反相器的输出端，输出端连接所述第四晶体管的源极。根据本专利技术的一个实施例，所述输入控制模块包括：第一晶体管，其为N型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，源极用于输入第二选择输入信号，漏极连接所述锁存模块；第二晶体管，其为N型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，源极用于输入第一选择输入信号，漏极连接所述锁存模块。根据本专利技术的一个实施例，所述锁存模块包括：第一反相器，其输入端连接所述第一晶体管和所述第二晶体管的漏极；第二反相器，其输入端连接所述第一反相器的输出端，输入端连接所述处理模块；第三晶体管，其为P型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，漏极连接所述第一反相器的输入端；第四晶体管，其为P型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，漏极连接所述第三晶体管的源极，源极连接所述第二反相器的输出端。根据本专利技术的一个实施例，所述输入控制模块包括：第一晶体管，其为P型晶体管，栅极用于输入下一级GOA驱动电路输出的第一中间信号，源极用于输入第一选择输入信号，漏极连接所述锁存模块；第二晶体管，其为N型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，源极用于输入第二选择输入信号，漏极连接所述锁存模块。根据本专利技术的一个实施例，所述锁存模块包括：第一反相器，其输入端连接所述第一晶体管和所述第二晶体管的漏极，输出端连接所述处理模块；第三晶体管，其为P型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，漏极连接所述第一反相器的输入端；第四晶体管，其为N型晶体管，其栅极用于输入下一级GOA驱动电路输出的第一中间信号，漏极连接所述第三晶体管的源极；第二反相器，其输入端连接所述第一反相器的输出端，输出端连接所述第四晶体管的源极。根据本专利技术的一个实施例，所述输入控制模块包括：第一晶体管，其为P型晶体管，栅极用于输入上一级GOA驱动电路输出的第一中间信号，源极用于输入第一选择输入信号，漏极连接所述锁存模块；第二晶体管，其为N型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，源极用于输入第二选择输入信号，漏极连接所述锁存模块。根据本专利技术的一个实施例，所述锁存模块包括：第一反相器，其输入端连接所述第一晶体管和所述第二晶体管的漏极；第二反相器，其输入端连接所述第一反相器的输出端，输出端连接所述处理模块；第三晶体管，其为N型晶体管，栅极用于输入上一级GOA驱动电路输出的第一中间信号，漏极连接所述第一反相器的输入端；第四晶体管，其为P型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，漏极连接所述第三晶体管的源极，源极连接所述第二反相器的输出端。根据本专利技术的一个实施例，所述处理模块包括一与非门，其第一输入端连接所述缓存模块的输出端，第二输入端连接第一时序驱动信号，输出端与所述缓存模块连接并输出所述第一中间信号，所述缓存模块包括串联的第三反相器、第四反相器和第五反相器，其中，所述第三反相器的输入端连接所述处理模块，输出端连接所述第四反相器的输入端；所述第四反相器的输出端连接所述第五反相器的输入端，并输出所述第二中间信号；所述第五反相器的输出端输出栅极驱动信号，所述复位模块包括第六反相器及与所述第六反相器连接的第五晶体管，其中，所述第六反相器的输出端连接所述缓存模块的输出端，输入端分别连接所述第五晶体管的漏极和所述第六反相器的输入端；所述第五晶体管的源极引入第一控制信号，栅极引入复位信号。本专利技术的有益效果；本专利技术提供的带有正反向扫描功能的GOA电路，去除了传统GOA电路中的正反向扫描控制模块，采用锁存模块与正反扫输入控制模块相结合的电路设计，有效的减小了GOA电路所需要的驱动晶体管的数量，有利于窄边框GOA电路的设计。同时，本专利技术的锁存模块与输入控制模块不采用时钟控制信号控制，有效地降低了产生时钟控制信号的负载和电路的功耗。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：图1是现有技术中一种GOA驱动电路示意图；图2a-2c是图1中部分电路元器件的内部结构示意图；图3是图1正向扫描时的工作时序图；图4是图1反向扫描时的工作时序图；图5是根据本专利技术的一个实施例的驱动电路结构图；图6是根据本专利技术的第一个实施例的驱动电路示意图；图7是根据本专利技术的第二个实施例的驱动电路示意图；图8是根据本专利技术的第三个实施例的驱动电路示意图；图9是根据本专利技术的第四个实施例的驱动电路示意图；图10是根据本专利技术的一个实施例的驱动架构示意图；图11是根据本专利技术的一个实施例的正向扫描时的工作时序图；图12是根据本专利技术的一个实施例的反向扫描时的工作时序图；图13是根据本专利技术的一个实施例的正向扫描时的仿真波形时序图；图14是根据本专利技术的一个实施例本文档来自技高网...

【技术保护点】
一种GOA驱动电路，包括：输入控制模块，用于选择输入正反向级传信号；锁存模块，用于锁存选择输入的正反向级传信号；处理模块，用于将所述锁存模块输出的级传信号处理为第一中间信号；缓存模块，用于缓存并处理所述第一中间信号为栅极驱动信号和第二中间信号，所述第一中间信号和所述第二中间信号的相位相反，其中，由上一级GOA驱动电路和下一级GOA驱动电路输出的所述第一中间信号和/或所述第二中间信号控制所述输入控制模块来选择输入正反向级传信号，以及控制所述锁存模块锁存由所述输入控制模块选择输入的正反向级传信号。

【技术特征摘要】
1.一种GOA驱动电路，包括：输入控制模块，用于选择输入正反向级传信号；锁存模块，用于锁存选择输入的正反向级传信号；处理模块，用于将所述锁存模块输出的级传信号处理为第一中间信号；缓存模块，用于缓存并处理所述第一中间信号为栅极驱动信号和第二中间信号，所述第一中间信号和所述第二中间信号的相位相反，其中，由上一级GOA驱动电路和下一级GOA驱动电路输出的所述第一中间信号和/或所述第二中间信号控制所述输入控制模块来选择输入正反向级传信号，以及控制所述锁存模块锁存由所述输入控制模块选择输入的正反向级传信号。2.根据权利要求1所述的电路，其特征在于，所述输入控制模块包括：第一晶体管，其为N型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，源极用于输入第一选择输入信号，漏极连接所述锁存模块；第二晶体管，其为N型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，源极用于输入第二选择输入信号，漏极连接所述锁存模块。3.根据权利要求2所述的电路，其特征在于，所述锁存模块包括：第一反相器，其输入端连接所述第一晶体管和所述第二晶体管的漏极，输出端连接所述处理模块；第三晶体管，其为P型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，漏极连接所述第一反相器的输入端；第四晶体管，其为P型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，漏极连接所述第三晶体管的源极；第二反相器，其输入端连接所述第一反相器的输出端，输出端连接所述第四晶体管的源极。4.根据权利要求1所述的电路，其特征在于，所述输入控制模块包括：第一晶体管，其为N型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，源极用于输入第二选择输入信号，漏极连接所述锁存模块；第二晶体管，其为N型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，源极用于输入第一选择输入信号，漏极连接所述锁存模块。5.根据权利要求4所述的电路，其特征在于，所述锁存模块包括：第一反相器，其输入端连接所述第一晶体管和所述第二晶体管的漏极；第二反相器，其输入端连接所述第一反相器的输出端，输入端连接所述处理模块；第三晶体管，其为P型晶体管，栅极用于输入上一级GOA驱动电路输出的第二中间信号，漏极连接所述第一反相器的输入端；第四晶体管，其为P型晶体管，栅极用于输入下一级GOA驱动电路输出的第二中间信号，漏极连接所述第三晶体管的源极，源极连接所述第二反相器的输出端。6.根据权利要求1所述的电路，其特征在于，所述输入控制模块包括：第一晶体管，其为P型晶...

【专利技术属性】
技术研发人员：赵莽，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42