一种场效应晶体管及其制作方法技术

本发明专利技术的实施例提供一种场效应晶体管及其制作方法，涉及半导体技术领域，可减小场效应晶体管的寄生参数，从而提高场效应晶体管的可靠性。该方法包括：在半导体衬底上形成具有超晶格特征的支撑结构，该支撑结构包括交替设置的第一半导体材料层和第二半导体材料层，支撑结构的两侧设置有隔离层；沿着隔离层与支撑结构的交界形成覆盖支撑结构的假栅结构，假栅结构在栅长方向的长度小于第一半导体材料层在栅长方向的长度；沿栅长方向，去除第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，绝缘凹槽中所填充的介质的介电常数小于第一半导体材料层的介电常数；沿栅长方向，在预设的源漏区域形成源极和漏极，源极和漏极通过绝缘凹槽与牺牲层隔离。

【技术实现步骤摘要】

本专利技术实施例涉及半导体
，尤其涉及一种场效应晶体管及其制作方法。
技术介绍
目前，在制作场效应晶体管(Field-EffectTransistor，FET)时，以MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属-氧化物半导体场效应晶体管)为例，如图1所示，沟道100内一般依次堆叠有第一半导体材料层11和第二半导体材料层12，以及位于第二半导体材料层12上的假栅结构13，在沟道100两侧的源漏区域通过掺杂工艺形成源极14和漏极15之后，可通过刻蚀工艺去除第二半导体材料层12以及假栅结构13，进而，如图2所示，可通过RMG(ReplacementMetalGate，替代栅)工艺，在第一半导体材料层11和假栅结构13的位置填充栅极材料，例如，高介电常数(High-K)材料，形成真正的栅极21。在上述制作方法中，通过掺杂工艺形成源极14和漏极15时，如图1所示，源极14(或漏极15)与沟道100内的第一半导体材料层11和第二半导体材料层12直接接触，使得一部分杂质原子扩散至第二半导体材料层12和第一半导体材料层11中形成扩展(Extension)区域22，导致后续形成的MOSFET的寄生电容等寄生参数增大，MOSFET的GIDL(gated-inducedrainleakage，栅诱导漏极泄漏电流)也会增加，严重影响了MOSFET的性能和可靠性。
技术实现思路
本专利技术的实施例提供一种场效应晶体管及其制作方法，可减小场效应晶体管的寄生参数，从而提高场效应晶体管的性能和可靠性。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，本专利技术的实施例提供一种场效应晶体管的制作方法，包括：在半导体衬底上形成具有超晶格特征的鳍状的支撑结构，该支撑结构包括交替设置的第一半导体材料层和第二半导体材料层，该支撑结构的两侧设置有隔离层；沿着隔离层与支撑结构的交界形成覆盖该支撑结构的假栅结构，该假栅结构在栅长方向(栅长方向用于指示所述场效应晶体管中载流子的输运方向)的长度小于该第一半导体材料层在该栅长方向的长度；沿栅长方向，去除第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，该牺牲层为：第一半导体材料层中该假栅结构沿目标方向(即垂直于该半导体衬底底面的方向)的投影区域，该绝缘凹槽中填充的介质的介电常数小于该第一半导体材料层的介电常数；沿该栅长方向，在预设的源漏区域形成源极和漏极，该源极和漏极通过该绝缘凹槽与该牺牲层隔离。这样，后续去除该牺牲层后，在牺牲层的位置填充的栅极材料(即介电常数较大的材料)也能够通过绝缘凹槽与源极和漏极隔离，从而减小因源极和漏极直接与栅极材料接触形成的寄生电容等寄生参数，提高场效应晶体管的性能和可靠性。在一种可能的设计方式中，沿该栅长方向，沿栅长方向，去除第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，包括：沿栅长方向，对第一半导体材料层进行选择性氧化工艺，使得第一半导体材料层中除牺牲层以外的区域被氧化，形成绝缘凹槽，此时，绝缘凹槽中填充的介质为第一半导体材料层的氧化物，其介电常数一般比较低，因此，该绝缘凹槽可以隔离后续形成的源极(或漏极)与填充牺牲层的High-K(高介电常数)介质材料，避免源极(或漏极)直接与High-K介质材料接触后产生寄生电容。在一种可能的设计方式中，沿该栅长方向，沿栅长方向，去除第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，包括：沿栅长方向，对第一半导体材料层进行选择性刻蚀工艺，使得第一半导体材料层中除牺牲层以外的区域被去除，形成绝缘凹槽。此时，绝缘凹槽内填充的介质为介电常数较低的空气，因此，该绝缘凹槽可以隔离后续形成的源极(或漏极)与填充牺牲层的High-K介质材料，避免源极(或漏极)直接与High-K介质材料接触后产生寄生电容。在一种可能的设计方式中，在形成上述绝缘凹槽之后，还包括：在该绝缘凹槽内填充介电常数小于3.9的介质材料。此时，绝缘凹槽内被介电常数小于3.9的介质材料，即Low-K介质材料填充，因此，该绝缘凹槽可以隔离后续形成的源极(或漏极)与填充牺牲层的High-K介质材料，避免源极(或漏极)直接与High-K介质材料接触后产生寄生电容。在一种可能的设计方式中，在该绝缘凹槽内填充介电常数小于3.9的介质材料之前，还包括：沿该栅长方向，通过ALD工艺在该绝缘凹槽的表层上形成刻蚀停止层。这样，后续在去除牺牲层时，刻蚀停止层可以阻挡刻蚀液刻蚀到除牺牲层以外的区域。在一种可能的设计方式中，在沿该栅长方向，在预设的源漏区域形成源极和漏极之后，还包括：去除该假栅结构和该牺牲层；沿栅结构截面方向，调整该第二半导体材料层的厚度，该栅结构截面方向与该栅长方向垂直。由于场效应晶体管的沟道效应与第二半导体材料层的厚度是相关的，因此，通过调整第二半导体材料层的厚度，可以改善场效应晶体管的沟道效应，实现沟道效应的灵活调节。在一种可能的设计方式中，调整该第二半导体材料层的厚度，包括：通过刻蚀工艺，将该第二半导体材料层的厚度从8nm减小至4nm。在一种可能的设计方式中，在沿栅结构截面方向，调整该第二半导体材料层的厚度之后，还包括：通过RMG工艺，在已去除的该假栅结构和该牺牲层的位置形成栅极。在一种可能的设计方式中，在半导体衬底上形成具有超晶格特征的支撑结构，包括：在半导体衬底上依次生长第一半导体材料层和第二半导体材料层的周期性超晶格结构，该第一半导体材料层和该第二半导体材料层的厚度均小于50nm；对该超晶格结构进行刻蚀，形成鳍状的支撑结构。在一种可能的设计方式中，沿着隔离层与支撑结构的交界形成覆盖支撑结构的假栅结构，包括：在裸露出的支撑结构上形成氧化层；在氧化层上形成覆盖该支撑结构的假栅结构。在一种可能的设计方式中，该假栅结构在栅结构截面方向的长度小于该隔离层的长度，其中，在该隔离层上形成包裹该支撑结构的假栅结构之后，还包括：在该假栅结构的外围沉积绝缘层，该绝缘层的侧壁与该隔离层的侧壁齐平。第二方面，本专利技术的实施例提供一种场效应晶体管，包括源极和漏极，该源极与漏极之间的沟道内设置有栅极，栅极通过绝缘凹槽与源极和漏极隔离，该绝缘凹槽内填充的介质的介电常数小于第一半导体材料层的介电常数，该第一半导体材料层为制作场效应晶体管时形成的一种超晶格材料薄膜。本专利技术的这些方面或其他方面在以下实施例的描述中会更加简明易懂。附图说明图1为现有技术中场效应晶体管的制作原理示意图一；图2为现有技术中场效应晶体管的制作原理示意图二；图3为本专利技术实施例提供的一种场效应晶体管的结构示意图；图4为本专利技术实施例提供的一种场效应晶体管的制作方法的流程示意图；图5为本专利技术实施例提供的一种场效应晶体管的制作原理示意图一；图6为本专利技术实施例提供的一种场效应晶体管的制作原理示意图二；图7为本专利技术实施例提供的一种场效应晶体管的制作原理示意图三；图8为本专利技术实施例提供的一种场效应晶体管的制作原理示意图四；图9为本专利技术实施例提供的一种场效应晶体管的制作原理示意图五；图10为本专利技术实施例提供的一种场效应晶体管的制作原理示意图六；图11为本专利技术实施例提供的一种场效应晶体管的制作原理示意图七；图12为本专利技术实施例提供的一种场效应晶体管的制作原理示意图八本文档来自技高网...

【技术保护点】
一种场效应晶体管的制作方法，其特征在于，包括：在半导体衬底上形成具有超晶格特征的支撑结构，所述支撑结构包括交替设置的第一半导体材料层和第二半导体材料层，所述支撑结构的两侧设置有隔离层；沿着所述隔离层与所述支撑结构的交界形成覆盖所述支撑结构的假栅结构，所述假栅结构在栅长方向的长度小于所述第一半导体材料层在所述栅长方向的长度，所述栅长方向用于指示所述场效应晶体管中载流子的输运方向；沿所述栅长方向，去除所述第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，所述牺牲层为所述第一半导体材料层中所述假栅结构沿目标方向的投影区域，所述绝缘凹槽中填充的介质的介电常数小于所述第一半导体材料层的介电常数，所述目标方向为垂直于所述半导体衬底底面的方向；沿所述栅长方向，在预设的源漏区域形成源极和漏极，所述源极和漏极通过所述绝缘凹槽与所述牺牲层隔离。

【技术特征摘要】
1.一种场效应晶体管的制作方法，其特征在于，包括：在半导体衬底上形成具有超晶格特征的支撑结构，所述支撑结构包括交替设置的第一半导体材料层和第二半导体材料层，所述支撑结构的两侧设置有隔离层；沿着所述隔离层与所述支撑结构的交界形成覆盖所述支撑结构的假栅结构，所述假栅结构在栅长方向的长度小于所述第一半导体材料层在所述栅长方向的长度，所述栅长方向用于指示所述场效应晶体管中载流子的输运方向；沿所述栅长方向，去除所述第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，所述牺牲层为所述第一半导体材料层中所述假栅结构沿目标方向的投影区域，所述绝缘凹槽中填充的介质的介电常数小于所述第一半导体材料层的介电常数，所述目标方向为垂直于所述半导体衬底底面的方向；沿所述栅长方向，在预设的源漏区域形成源极和漏极，所述源极和漏极通过所述绝缘凹槽与所述牺牲层隔离。2.根据权利要求1所述的制作方法，其特征在于，沿所述栅长方向，去除所述第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，包括：沿所述栅长方向，对所述第一半导体材料层进行选择性氧化工艺，使得所述第一半导体材料层中除所述牺牲层以外的区域被氧化，形成所述绝缘凹槽，其中，所述绝缘凹槽中填充的介质为所述第一半导体材料层的氧化物。3.根据权利要求1所述的制作方法，其特征在于，沿所述栅长方向，去除所述第一半导体材料层中除牺牲层以外的区域，形成绝缘凹槽，包括：沿所述栅长方向，对所述第一半导体材料层进行选择性刻蚀工艺，使得所述第一半导体材料层中除所述牺牲层以外的区域被去除，形成所述绝缘凹槽。4.根据权利要求3所述的制作方法，其特征在于，在形成所述绝缘凹槽之后，还包括：在所述绝缘凹槽内填充介电常数小于3.9的介质材料。5.根据权利要求4所述的制作方法，其特征在于，在所述绝缘凹槽内填充介电常数小于3.9的介质材料之前，还包括：沿所述栅长方向，通过原子层沉积ALD工艺在所述绝缘凹槽的表层上...

【专利技术属性】
技术研发人员：马小龙，张日清，斯蒂芬巴德尔，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44