用于多层全息天线的GaAs‑Ge‑GaAs异质结构的pin二极管制备方法技术

一种用于多层全息天线的GaAs‑Ge‑GaAs异质结构的pin二极管制备方法。该制备方法包括：(a)选取GeOI衬底；(b)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；(c)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；(d)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；(e)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs‑Ge‑GaAs异质结构的pin二极管。本发明专利技术实施例利用深槽隔离技术及离子注入工艺能够制备并提供适用于形成固态等离子天线的高性能Ge基pin二极管。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造
，特别涉及一种用于多层全息天线的GaAs-Ge-GaAs异质结构的pin二极管制备方法。
技术介绍
全息天线因为其具有全息结构，能在特定的场合很好地满足用户的实际要求，具有较好的应用前景。可重构天线，尤其是频率可重构天线，能工作在多个频率的条件下，极大地扩展了应用范围，受到广泛的关注。采用何种材料和工艺以生产出频率可重构全息天线是个很重要也很有意义的问题。目前，国内外应用于可重构天线的pin二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响pin二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种用于多层全息天线的GaAs-Ge-GaAs异质结构的pin二极管制备方法。具体的，本专利技术实施例提供一种用于多层全息天线的GaAs-Ge-GaAs异质结构的pin二极管制备方法，所述pin二极管用于制造可重构多层全息天线(1)，所述全息天线(1)包括半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；所述pin二极管制备方法包括：(a)选取GeOI衬底；(b)在所述GeOI衬底表面淀积第一保护层；(c)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；(d)利用CVD工艺在所述隔离沟槽内填充隔离材料；(e)利用CMP工艺去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述GaAs-Ge-GaAs异质结构的pin二极管的隔离区；(f)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；(g)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；(h)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；(i)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs-Ge-GaAs异质结构的pin二极管。在上述实施例的基础上，步骤(b)包括：(b1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；(b2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层。在上述实施例的基础上，步骤(f)包括：(f1)在所述GeOI衬底表面形成第二保护层；(f2)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。在上述实施例的基础上，步骤(f1)包括：(f11)在所述GeOI衬底表面生成SiO2材料形成第二SiO2层；(f12)在所述第二SiO2层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层。在上述实施例的基础上，在步骤(g)之前，还包括：(y1)在800℃～900℃下，氧化所述第一沟槽和所述第二沟槽以在所述第一沟槽和所述第二沟槽的内壁形成氧化层；(y2)利用湿法刻蚀工艺，刻蚀所述第一沟槽和所述第二沟槽内壁的氧化层以完成所述第一型沟槽和所述第二沟槽内壁的平整化。在上述实施例的基础上，步骤(g)包括：(g1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；(g2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。在上述实施例的基础上，步骤(h)包括：(h1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；(h2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；(h3)在所述P型有源区和所述N型有源区表面淀积SiO2材料，利用退火工艺激活所述P型有源区和所述N型有源区的杂质；(h4)去除SiO2材料。在上述实施例的基础上，步骤(i)包括：(i1)在整个衬底表面淀积SiO2材料；(i2)采用第五掩膜版，利用各向异性刻蚀工艺，刻蚀所述P型有源区和所述N型有源区表面部分位置的SiO2材料形成所述引线孔；(i3)在所述引线孔中溅射金属材料；(i4)钝化处理并光刻PAD以形成所述GaAs-Ge-GaAs异质结构的pin二极管。在上述实施例的基础上，所述半导体基片(11)为SOI基片。在上述实施例的基础上，所述全息天线(1)还包括至少一个第三全息圆环(19)，设置于所述第二全息圆环(17)的外侧且采用半导体工艺制作于所述半导体基片(11)上。本专利技术提供的GaAs-Ge-GaAs异质结构的pin二极管的制备方法具备如下优点：(1)pin二极管所使用的锗材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；(2)pin二极管采用异质结结构，由于i区为锗，其载流子迁移率高且禁带宽度比较窄，在P、N区填充多晶GaAs从而形成异质结结构，GaAs材料的禁带宽度大于锗，故可产生高的注入比，提高器件性能；(3)pin二极管采用异质结结构，并且I区的锗和P、N区的多晶GaAs的晶格失配比较低，故在异质结界面处的缺陷很少，从而提高了器件的性能；(4)pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例提供的一种可重构多层全息天线的结构示意图；图2为本专利技术实施例提供的用于可重构多层全息天线的GaAs-Ge-GaAs异质结构的pin二极管的制备方法示意图；图3为本专利技术实施例的一种天线模块的结构示意图；图4为本专利技术实施例提供的一种第一环形单元的结构示意图；图5为本专利技术实施例提供的一种第二环形单元的结构示意图；图6为本专利技术实施例提供的一种GaAs-Ge-GaAs异质结构的pin二极管的结构示意图；图7为本专利技术实施例提供的一种GaAs-Ge-GaAs异质结构的pin二极管串的结构示意图；图8a-图8r为本专利技术实施例提供的另一种用于可重构多层全息天线的GaAs-Ge-GaAs异质结构的pin二极管的制备方法示意图；图9为本专利技术实施例提供的另一种GaAs-Ge-GaAs异质结构的pin二极管的结构示意图；图10为本专利技术实施例提供的另一种可重构多层全息天本文档来自技高网...

【技术保护点】
一种用于多层全息天线的GaAs‑Ge‑GaAs异质结构的pin二极管制备方法，其特征在于，所述pin二极管用于制造可重构多层全息天线(1)，所述全息天线(1)包括半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；所述pin二极管制备方法包括：(a)选取GeOI衬底；(b)在所述GeOI衬底表面淀积第一保护层；(c)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；(d)利用CVD工艺在所述隔离沟槽内填充隔离材料；(e)利用CMP工艺去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述GaAs‑Ge‑GaAs异质结构的pin二极管的隔离区；(f)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；(g)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；(h)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；(i)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs‑Ge‑GaAs异质结构的pin二极管。...

【技术特征摘要】
1.一种用于多层全息天线的GaAs-Ge-GaAs异质结构的pin二极管制备方法，其特征在于，所述pin二极管用于制造可重构多层全息天线(1)，所述全息天线(1)包括半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；所述pin二极管制备方法包括：(a)选取GeOI衬底；(b)在所述GeOI衬底表面淀积第一保护层；(c)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；(d)利用CVD工艺在所述隔离沟槽内填充隔离材料；(e)利用CMP工艺去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述GaAs-Ge-GaAs异质结构的pin二极管的隔离区；(f)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；(g)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；(h)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；(i)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs-Ge-GaAs异质结构的pin二极管。2.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：(b1)在所述GeOI衬底表面生成SiO2材料形成第一SiO2层；(b2)在所述第一SiO2层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层。3.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：(f1)在所述GeOI衬底表面形成第二保护层；(f2)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。4.如权利要求3所述的制备方法，其特...

【专利技术属性】
技术研发人员：尹晓雪，张亮，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西;61