一种指纹采集架构制造技术

本实用新型专利技术公开了一种指纹采集架构，包括保护层和指纹采集芯片，保护层通过粘胶层粘接并包裹于指纹采集芯片外层，指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路、指纹图像缓存设备、PGA电路组、denoise电路一、denoise电路二、denoise电路三和ADC电路；denoise电路一设置在采集器阵列的信号输出端，denoise电路一、PGA电路组、denoise电路二、ADC电路和denoise电路三依次串联，PGA电路组由若干个PGA电路串联而成，每个PGA电路的控制输入端均与逻辑控制电路连接。本实用新型专利技术能够有效的消除或者减小电路内部由于工艺制造和系统自带的噪声，提高了整个指纹采集架构的穿透能力，减小对封装工艺的依赖。

Fingerprint collecting frame

The utility model discloses a fingerprint acquisition framework, including the protection layer and the fingerprint acquisition chip, protective layer through the adhesive layer of adhesive and wrapped in the fingerprint chip layer, fingerprint acquisition chip includes internal sensing electrode array, collector array, logic control circuit, signal test circuit, signal testing circuit two, a logic output circuit, fingerprint image cache device, PGA circuit, denoise circuit, denoise group, denoise three and two circuit circuit ADC circuit; a signal output circuit in the collector array set the denoise end of the denoise circuit, PGA circuit, denoise circuit, ADC group two and denoise circuits are connected in series three, PGA group is composed of a plurality of circuit PGA circuit in series, the control input of each PGA circuit and logic control circuit connection. The utility model can effectively eliminate or reduce the internal noise in the circuit due to the manufacturing process and the noise brought by the system, thereby improving the penetration capability of the entire fingerprint acquisition architecture and reducing the dependence on the packaging process.

【技术实现步骤摘要】
一种指纹采集架构
本技术涉及属于指纹识别
，具体涉及一种指纹采集架构。
技术介绍
现有的指纹采集架构一般包括包括保护层和指纹采集芯片，保护层通过粘胶层粘接并包裹于指纹采集芯片外层，指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路和指纹图像缓存设备，架构中由于缺少相应的降噪模块，一般通过提高封装工艺要求来减小噪声信号源，但是效果并不太理想，指纹识别模块仍然容易受到噪音信号的干扰，从而使得指纹识别精度不够高，在指纹采集器的使用过程中，会经常出现不能识别的现象。
技术实现思路
本技术的目的就在于为了解决上述问题而提供一种指纹采集架构。本技术通过以下技术方案来实现上述目的：一种指纹采集架构，包括保护层和指纹采集芯片，所述保护层通过粘胶层粘接并包裹于所述指纹采集芯片外层，所述指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路、指纹图像缓存设备、PGA电路组、denoise电路一、denoise电路二、denoise电路三和ADC电路；所述denoise电路一设置在所述采集器阵列的信号输出端，所述denoise电路一、所述PGA电路组、所述denoise电路二、所述ADC电路和所述denoise电路三依次串联，所述PGA电路组的信号输入端同时与所述denoise电路一和所述信号测试电路一的信号输出端连接，所述PGA电路组的信号输出端与所述denoise电路二连接，所述denoise电路三的信号输出端同时与所述信号测试电路二的信号输入端和所述逻辑输出电路连接，所述信号测试电路一的信号输入端和所述信号测试电路二的信号输出端均与所述逻辑控制电路连接；所述PGA电路组由若干个PGA电路串联而成，首端的所述PGA电路的信号输入端作为所述PGA电路组的信号输入端，尾端的所述PGA电路的信号输出端作为所述PGA电路组的信号输出端，每个所述PGA电路的控制输入端均与所述逻辑控制电路连接。优选地，所述粘胶层的厚度为小于50μm，且相对介电常数不小于7；所述保护层的介电常数不小于7，且莫氏硬度不小于7。优选地，所述采集器阵列中的一个采集器面积小于所述内部感应电极阵列中一个内部感应电极板的面积，所述内部感应电极阵列中的每个内部感应电极板均对应安装在所述采集器阵列中的其中一个采集器上。优选地，所述denoise电路一、所述denoise电路二和所述denoise电路三的结构相同且均包括第一运算放大器、通断可控电容阵列、DAC_IN信号单控制开关、第一电容和第二电容，所述通断可控电容阵列由多个串联有DAC_IN信号控制开关的电容并联而成，所述通断可控电容阵列的一端作为补偿信号的参考电压输入端，所述通断可控电容阵列的另一端同时与所述DAC_IN信号单控制开关的一端、所述第二电容的一端、所述第一运算放大器的反相输入端连接，所述第二电容的另一端作为指纹信号输出端，所述第一运算放大器的同相输入端接地，所述DAC_IN信号单控制开关的另一端与所述第一电容的一端连接，所述第一运算放大器的信号输出端与所述第一电容的另一端连接并作为整个denoise电路的信号输出端。优选地，每个所述PGA电路均包括第二运算放大器、第一电阻和第二电阻，所述第二电阻为可变电阻，所述第二运算放大器的同相输入接地，所述第二运算放大器的反相输入端同时与所述第一电阻的一端和所述第二电阻的一端连接，所述第一电阻的另一端作为所述PGA电路的信号输入端，所述第二运算放大器的同相输入端与所述第二电阻的另一端连接并作为所述PGA电路的信号输出端，所述第二电阻的控制端与所述逻辑控制电路连接。本技术的有益效果在于：本技术增加了三个denoise电路和若干PGA电路，能够有效的消除或者减小电路内部由于工艺制造和系统自带的噪声，且所识别到的指纹信号不会受到影响，提高了整个指纹采集架构的穿透能力，减小对封装工艺的依赖。附图说明图1是本技术的工作原理示意图；图2是本技术的结构原理框图；图3是本技术中denoise电路一抵消噪声的策略图；图4是本技术中denoise电路的原理图；图5是本技术中PGA电路的原理图。具体实施方式下面结合附图对本技术作进一步说明：全文中所提到的denoise为降噪，PGA为可编程增益放大器，ADC为模数转换器，DAC为数模转换器。如图1和图2所示，本技术包括保护层1和指纹采集芯片17，保护层1通过粘胶层16粘接并包裹于指纹采集芯片17外层，此粘胶层16要求在芯片表面的钝化层材料和保护层1内侧面有良好的粘接性，并且在工艺上能够有效的控制厚度到50μm(粘胶层16厚度)以下，其相对介电常数一般要求不小于7。保护层1可以介电常数要求不小于7，莫氏硬度不小于7。标号52是手指1表面和保护层15之间形成的电容C1，标号53是保护层15和粘胶层16之间形成的电容C2。内部探测到的电容就是：Cf＝C1//C2电容C2的容值与封装方式相关，与手指1本身无关，电容C1与手指1有关。如图1所示，57是手指的谷，手指的谷是指手指凹陷进去的地方，在采集电容时，由于谷的凹陷，所以其电容值相对比较小。另外就是手指的脊58，手指的脊是手指表面凸出的地方，由于距离采集板比较近，所以电容值相对谷电容来说比较大。不同的电容值可以体现手指表面距离芯片内部感应极板的远近。指纹采集芯片17包括内部感应电极阵列2、采集器阵列3、逻辑控制电路11、信号测试电路一10、信号测试电路一12、逻辑输出电路13、指纹图像缓存设备14、PGA电路组5、denoise电路一4、denoise电路二7、denoise电路三9和ADC电路8，其中指纹图像缓存设备14根据不同的应用场合，可以包含在指纹采集芯片17内，也可以不包含在指纹采集芯片17内，在本文件中是将其包含进去的。内部感应极阵列包括M*N个感应电极，此阵列大小直接影响单次采集的指纹面积。在本专利内部感应极阵列可以是单独的一个正方形极板或者是由几个极板组成的一个正方形图案，这些图案一般由顶层金属构成。此处的顶层金属是指在半导体制造工艺中最上面的一层金属。例如采用1P6M工艺，顶层金属就是第六层。内部感应电极阵列2中每个感应电极在电路连接上直接与采集器阵列3中其中一个采集器对应相连。采集器阵列3中的一个采集器面积小于内部感应电极阵列2中一个内部感应电极板的面积，内部感应电极阵列2中的每个内部感应电极板均对应安装在采集器阵列3中的其中一个采集器上。采集器可以采用非顶层金属的任何一层金属，另外还要采用MOS管、电阻、电容和三极管等器件。实现对手指1和内部感应电极之间的电容的采集，并把电容的指转换为电信号，这里的电信号包含电流、电压或者电荷信号。采集器阵列3大小与内部感应电极阵列2大小一致，均为M*N。单个内部感应极板和手指可以形成一个电容，内部感应极阵列2和手指1之间就可以形成一个M*N的图形，经过指纹采集芯片17而采集到指纹。denoise电路一4在实际应用中也与逻辑控制电路11相连。denoise电路一4的主要功能是消除采集器阵列3和内部感应电极阵列2所带来的噪声，这些噪声包含制造所产生的适配、MOS和其他本文档来自技高网...

【技术保护点】
一种指纹采集架构，包括保护层和指纹采集芯片，所述保护层通过粘胶层粘接并包裹于所述指纹采集芯片外层，所述指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路和指纹图像缓存设备，其特征在于：所述指纹采集芯片还包括PGA电路组、denoise电路一、denoise电路二、denoise电路三和ADC电路；所述denoise电路一设置在所述采集器阵列的信号输出端，所述denoise电路一、所述PGA电路组、所述denoise电路二、所述ADC电路和所述denoise电路三依次串联，所述PGA电路组的信号输入端同时与所述denoise电路一和所述信号测试电路一的信号输出端连接，所述PGA电路组的信号输出端与所述denoise电路二连接，所述denoise电路三的信号输出端同时与所述信号测试电路二的信号输入端和所述逻辑输出电路连接，所述信号测试电路一的信号输入端和所述信号测试电路二的信号输出端均与所述逻辑控制电路连接；所述PGA电路组由若干个PGA电路串联而成，首端的所述PGA电路的信号输入端作为所述PGA电路组的信号输入端，尾端的所述PGA电路的信号输出端作为所述PGA电路组的信号输出端，每个所述PGA电路的控制输入端均与所述逻辑控制电路连接。...

【技术特征摘要】
1.一种指纹采集架构，包括保护层和指纹采集芯片，所述保护层通过粘胶层粘接并包裹于所述指纹采集芯片外层，所述指纹采集芯片包括内部感应电极阵列、采集器阵列、逻辑控制电路、信号测试电路一、信号测试电路二、逻辑输出电路和指纹图像缓存设备，其特征在于：所述指纹采集芯片还包括PGA电路组、denoise电路一、denoise电路二、denoise电路三和ADC电路；所述denoise电路一设置在所述采集器阵列的信号输出端，所述denoise电路一、所述PGA电路组、所述denoise电路二、所述ADC电路和所述denoise电路三依次串联，所述PGA电路组的信号输入端同时与所述denoise电路一和所述信号测试电路一的信号输出端连接，所述PGA电路组的信号输出端与所述denoise电路二连接，所述denoise电路三的信号输出端同时与所述信号测试电路二的信号输入端和所述逻辑输出电路连接，所述信号测试电路一的信号输入端和所述信号测试电路二的信号输出端均与所述逻辑控制电路连接；所述PGA电路组由若干个PGA电路串联而成，首端的所述PGA电路的信号输入端作为所述PGA电路组的信号输入端，尾端的所述PGA电路的信号输出端作为所述PGA电路组的信号输出端，每个所述PGA电路的控制输入端均与所述逻辑控制电路连接。2.根据权利要求1所述的指纹采集架构，其特征在于：所述粘胶层的厚度为小于50μm，且相对介电常数不小于7；所述保护层的介电常数不小于7，且莫氏硬度不小于7。3.根据权利要求1所述的指纹采集架构，其特征在于：所述采集...

【专利技术属性】
技术研发人员：张驰，
申请(专利权)人：成都感芯科技有限公司，
类型：新型
国别省市：四川,51