一种基于CMOS工艺的PECL发送器接口电路制造技术

本发明专利技术涉及一种基于CMOS工艺的PECL发送器接口电路。该接口电路主要由两个互补的输出支路构成，每个支路含有一个开关管控制的电流漏和一个常通电流漏，两个支路共用一个偏置电路。所述常通电流漏用于产生输出低电平电流；所述开关电流漏与常通电流漏一起产生输出高电平电流；所述偏置电路用于与开关控制电流漏和常通电流漏形成电流镜结构，提供其所需电流。本发明专利技术能够能准确产生符合PECL电平标准的输出高低电平，具有结构简单、实现方便、与主流CMOS工艺兼容等优点。

A PECL transmitter interface circuit based on CMOS process

The invention relates to an PECL transmitter interface circuit based on a CMOS process. The interface circuit is mainly composed of two complementary output branches, each branch contains a switch controlled current leakage and one normally current leakage, and the two branches share a bias circuit. The often used to generate the output low current leakage current; the switch current leakage and leakage current often together produce high level output current; the bias circuit and switch control for leakage current and leakage current through forming current mirror structure, providing the desired current. The invention can accurately produce the output high-low level according with the PECL level standard, and has the advantages of simple structure, convenient realization, compatibility with the mainstream CMOS process, etc..

【技术实现步骤摘要】
一种基于CMOS工艺的PECL发送器接口电路
本专利技术涉及一种基于CMOS工艺的PECL发送器接口电路，属于接口设计领域。
技术介绍
CMOS集成电路相较于BJT集成电路成本更加低廉。传统的基于BJT工艺的PECL接口电路无法与标准CMOS工艺集成，因此设计一种基于CMOS工艺的PECL发送器接口极为必要。常见的基于CMOS工艺的PECL发送器接口电路如图1所示，它以CMOS信号驱动的开漏的PMOS管作为片内输出级，它的缺点是其输出信号无法同时满足共模值和摆幅的要求，特别是输出的低电平等于偏置电源电平VTT，即VDDPECL-2V，而传统的BJT工艺下，输出的低电平信号为VDDPECL-1.7V。如果通过设置PMOS管11和12的尺寸使得输出信号的共模值为VDDPECL-1.3V，则其信号摆幅将达到1.4V，这会增大高频信号的振铃，不利于信号完整性；如果将其摆幅限制在0.8V，则其共模值与PECL信号典型的共模值不符，这将限制其在直流耦合下的应用。如何实现CMOS工艺的PECL发送器接口电路能够与传统的BJT工艺下的PECL发送器接口电路输出电平标准一致，是本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种基于CMOS工艺的PECL发送器接口电路，在不过多增加电路复杂度的情况下提供符合典型PECL标准的输出电平形式，克服现有CMOS工艺下的PECL发送器的输出高低电平与BJT工艺下的PECL电平标准不匹配的问题。本专利技术目的通过如下技术方案予以实现：提供一种基于CMOS工艺的PECL发送器接口电路，其特征在于：包括偏置电路、负输出电平生成电路和正输出电平生成电路；所述偏置电路为负输出电平生成电路和正输出电平生成电路提供偏置电流；所述负输出电平生成电路包括第一MOS开关管、第一开关电流漏、第一常通电流漏，第一开关电流漏输出16mA的电流；第一MOS开关管基于PECL发送器的正输入信号(VIN+)控制第一开关电流漏输出的电流是否流过PECL发送器的负输出端负载电阻；第一常通电流漏输出6mA的电流至负输出端负载电阻；所述正输出电平生成电路包括第二MOS开关管、第二开关电流漏、第二常通电流漏，第二开关电流漏输出16mA的电流；第二MOS开关管基于PECL发送器的负输入信号(VIN-)控制第二开关电流漏输出的电流是否流过PECL发送器的正输出端负载电阻；第二常通电流漏输出6mA的电流至正输出端负载电阻。优选的，所述偏置电路包括一个PMOS管，PMOS管的源极连接PECL发送器的电源端；PMOS管的栅极与漏极相连，并连接偏置电流源。优选的，所述第一开关电流漏包括第一受控MOS管，第一常通电流漏包括第一常通MOS管，第二开关电流漏包括第二受控MOS管，第二常通电流漏包括第二常通MOS管；第一MOS开关管的栅极连接PECL发送器的正输入信号(VIN+)，漏极连接PECL发送器的负输出端负载电阻，源极连接第一受控MOS管的漏极；第一受控MOS管的栅极连接PMOS管的栅极、第一常通MOS管的栅极、第二受控MOS管的栅极以及第二常通MOS管的栅极；第一受控MOS管源极连接PECL发送器的电源；第一常通MOS管的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻；第二MOS开关管的栅极连接PECL发送器的正输入信号(VIN+)，漏极连接PECL发送器的负输出端负载电阻，源极连接第二受控MOS管的漏极；第二受控MOS管源极连接PECL发送器的电源；第二常通MOS管的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻。优选的，所述偏置电流源从偏置电路抽取2mA电流，PMOS管、第一受控MOS管、第一常通MOS管、第二受控MOS管、第二常通MOS管的宽长比之比为1：8：3：8：3。本专利技术与现有技术相比具有如下优点：(1)本专利技术利用开关控制的电流漏与常通电流漏结合的方式，使PECL发送器接口电路的输出信号符合典型PECL信号的电平标准，实现了CMOS工艺下的PECL电路与传统BJT工艺下的PECL电路电平标准的兼容。(2)本专利技术在输出低电平时，仍有常通电流流向负载，而不是现有技术中流经负载电阻的低电平电流为0，克服了输出电流从无到有这一过程中存在的激变，在一定程度上提高了输出信号的信号完整性。附图说明图1为已有常见的基于CMOS工艺的PECL发送器接口电路。图2为本专利技术所述的一种含有常通电流漏的PECL发送器电路结构。具体实施方式如图2所示一种含有常通电流漏的PECL发送器电路包括偏置电路200、负输出电平生成电路201和正输出电平生成电路202；偏置电路200为负输出电平生成电路和201正输出电平生成电路201提供偏置电流；负输出电平生成电路包括第一MOS开关管26、第一开关电流漏、第一常通电流漏，第一开关电流漏输出16mA的电流；第一MOS开关管26基于PECL发送器的正输入信号VIN+控制第一开关电流漏输出的电流是否流过PECL发送器的负输出端负载电阻；第一常通电流漏输出6mA的电流至负输出端负载电阻；正输出电平生成电路包括第二MOS开关管27、第二开关电流漏、第二常通电流漏，第二开关电流漏输出16mA的电流；第二MOS开关管27基于PECL发送器的负输入信号VIN-控制第二开关电流漏输出的电流是否流过PECL发送器的正输出端负载电阻；第二常通电流漏输出6mA的电流至正输出端负载电阻。偏置电路200包括PMOS管21，PMOS管21的源极连接PECL发送器的电源端；PMOS管21的栅极与漏极相连，并连接偏置电流源。第一开关电流漏包括第一受控MOS管22，第一常通电流漏包括第一常通MOS管23，第二开关电流漏包括第二受控MOS管24，第二常通电流漏包括第二常通MOS管25；第一MOS开关26的栅极连接PECL发送器的正输入信号VIN+，漏极连接PECL发送器的负输出端负载电阻，源极连接第一受控MOS管22的漏极；第一受控MOS管22的栅极连接PMOS管21的栅极、第一常通MOS管23的栅极、第二受控MOS管24的栅极以及第二常通MOS管25的栅极；第一受控MOS管22源极连接PECL发送器的电源；第一常通MOS管23的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻；第二MOS开关管27的栅极连接PECL发送器的正输入信号VIN+，漏极连接PECL发送器的负输出端负载电阻，源极连接第二受控MOS管24的漏极；第二受控MOS管24源极连接PECL发送器的电源；第二常通MOS管25的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻。偏置电流源连接至IBIAS节点并从偏置电路抽取2mA电流，PMOS管21、第一受控MOS管22、第一常通MOS管23、第二受控MOS管24、第二常通MOS管25的宽长比之比为1：8：3：8：3。输出端VOUT+和VOUT-按照通用PECL端接形式，分别连接片外50欧姆电阻到偏置电源VTT上。差分输入信号VIN+和VIN-均为CMOS信号，它们的相位相差180度。当输入信号VIN+为0V，VIN-等于电源电压时，第一MOS开关管26导通，流经电阻28的电流为第一受控MOS管22与第一本文档来自技高网...

【技术保护点】
一种基于CMOS工艺的PECL发送器接口电路，其特征在于：包括偏置电路(200)、负输出电平生成电路(201)和正输出电平生成电路(202)；所述偏置电路(200)为负输出电平生成电路(201)和正输出电平生成电路(202)提供偏置电流；负输出电平生成电路(201)包括第一MOS开关管(26)、第一开关电流漏、第一常通电流漏，第一开关电流漏输出16mA的电流；第一MOS开关管(26)基于PECL发送器的正输入信号(VIN+)控制第一开关电流漏输出的电流是否流过PECL发送器的负输出端负载电阻；第一常通电流漏输出6mA的电流至负输出端负载电阻；正输出电平生成电路包括第二MOS开关管(27)、第二开关电流漏、第二常通电流漏，第二开关电流漏输出16mA的电流；第二MOS开关管(27)基于PECL发送器的负输入信号(VIN‑)控制第二开关电流漏输出的电流是否流过PECL发送器的正输出端负载电阻；第二常通电流漏输出6mA的电流至正输出端负载电阻。

【技术特征摘要】
1.一种基于CMOS工艺的PECL发送器接口电路，其特征在于：包括偏置电路(200)、负输出电平生成电路(201)和正输出电平生成电路(202)；所述偏置电路(200)为负输出电平生成电路(201)和正输出电平生成电路(202)提供偏置电流；负输出电平生成电路(201)包括第一MOS开关管(26)、第一开关电流漏、第一常通电流漏，第一开关电流漏输出16mA的电流；第一MOS开关管(26)基于PECL发送器的正输入信号(VIN+)控制第一开关电流漏输出的电流是否流过PECL发送器的负输出端负载电阻；第一常通电流漏输出6mA的电流至负输出端负载电阻；正输出电平生成电路包括第二MOS开关管(27)、第二开关电流漏、第二常通电流漏，第二开关电流漏输出16mA的电流；第二MOS开关管(27)基于PECL发送器的负输入信号(VIN-)控制第二开关电流漏输出的电流是否流过PECL发送器的正输出端负载电阻；第二常通电流漏输出6mA的电流至正输出端负载电阻。2.权利要求1所述的PECL发送器接口电路，其特征在于：所述偏置电路包括PMOS管(21)，PMOS管(21)的源极连接PECL发送器的电源端；PMOS管(21)的栅极与漏极相连，并连接偏置电流源。3.权利要求1所述的PECL发送器接口电路，其特征在于：第一开关电流漏包括第一受控MOS管(22)，第一...

【专利技术属性】
技术研发人员：韩旭鹏，王亮，岳素格，孙永姝，李东强，王丹，吕曼，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11