鳍式场效应晶体管及其制造方法技术

本发明专利技术实施例提供了一种包括衬底、多个隔离件、栅极堆叠件和应变材料部分的FinFET。衬底包括位于其上的至少两个鳍。隔离件设置在衬底上，位于鳍之间的每个隔离件包括凹槽轮廓。栅极堆叠件设置在鳍的部分上方和隔离件上方。应变材料部分覆盖由栅极堆叠件暴露的鳍。此外，提供了一种用于制造FinFET的方法。本发明专利技术实施例涉及鳍式场效应晶体管及其制造方法。

Fin type field effect transistor and method of manufacturing the same

Embodiments of the present invention provide a FinFET comprising a substrate, a plurality of spacers, a gate stack, and a strain material portion. The substrate includes at least two fins located thereon. The isolator is disposed on the substrate, and each isolator between the fins includes a groove outline. The gate stack is disposed over a portion of the fin and above the isolator. The strain material portion covers the fins exposed by the gate stack. In addition, a method for manufacturing FinFET is provided. The embodiment of the invention relates to a fin type field effect transistor and a manufacturing method thereof.

【技术实现步骤摘要】
鳍式场效应晶体管及其制造方法
本专利技术实施例涉及鳍式场效应晶体管及其制造方法。
技术介绍
随着半导体器件的尺寸不断缩小，已经开发出诸如鳍式场效应晶体管(FinFET)的三维多栅极结构以代替平面互补金属氧化物半导体(CMOS)器件。FinFET的结构性特征是从衬底的表面垂直延伸的硅基膜，并且包裹环绕由鳍形成的导电沟道的栅极进一步提供了对沟道的更好的电控制。源极/漏极(S/D)的轮廓对于器件性能是至关重要的。
技术实现思路
根据本专利技术的一些实施例，提供了一种鳍式场效应晶体管(FinFET)，包括：衬底，在所述衬底上具有至少两个鳍；多个隔离件，设置在所述衬底上，位于所述鳍之间的每个所述隔离件包括凹槽轮廓；栅极堆叠件，设置在所述鳍的部分上方和所述隔离件上方；以及应变材料部分，覆盖由所述栅极堆叠件暴露的所述鳍。根据本专利技术的另一些实施例，还提供了一种鳍式场效应晶体管(FinFET)，包括：衬底，包括至少两个鳍，每个所述鳍具有凹进部分；多个隔离件，设置在所述衬底上以隔离所述鳍，每个所述隔离件包括第一突出部分和第二突出部分以形成凹槽轮廓，并且所述第一突出部分和所述第二突出部分之间的高度差小于3nm；栅极堆叠件，设置在所述鳍的部分上方和所述隔离件上方；以及应变材料部分，填充所述鳍的凹进部分并且覆盖由所述栅极堆叠件暴露的所述鳍。根据本专利技术的又一些实施例，还提供了一种制造鳍式场效应晶体管(FinFET)的方法，包括：提供衬底；图案化所述衬底以形成至少两个鳍和多个沟槽；在所述衬底上形成绝缘材料以覆盖所述鳍和填充所述沟槽；去除所述绝缘材料的部分以在所述沟槽中形成多个隔离件，并且每个所述隔离件包括凹槽轮廓；在所述鳍的部分上方和所述隔离件的部分上方形成栅极堆叠件；以及在由所述栅极堆叠件暴露的所述鳍上方形成应变材料部分。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。图1是根据一些实施例的示出制造FinFET的方法的流程图。图2A至图2H是根据一些实施例的用于制造FinFET的方法的透视图。图3A至图3H是根据一些实施例的用于制造FinFET的方法的截面图。图4是根据一些实施例的图3H的放大图。图5是根据一些实施例的示出FinFET的截面图。图6是根据一些实施例的FinFET的透视图。图7是根据一些实施例的FinFET的截面图。图8是根据一些实施例的示出FinFET的截面图。具体实施方式以下公开内容提供了许多不同的实施例或实例以实现本专利技术的不同特征。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各实施例中重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。本专利技术的实施例描述了FinFET的示例性制造工艺和由该工艺制造的FinFET。在本专利技术的特定实施例中，FinFET可以形成在硅衬底上。此外，FinFET可以形成在绝缘体上硅(SOI)衬底上或者可选地绝缘体上锗(GOI)衬底上作为可选方式。此外，根据一些实施例，硅衬底可以包括其他导电层或其他半导体元件，诸如晶体管、二极管等。该实施例不限定在该上下文中。参考图1，示出的是根据本专利技术的一些实施例的示出制造FinFET的方法的流程图。该方法至少包括步骤S10，步骤S12，步骤S14和步骤S16。首先，在步骤S10中，在衬底上形成至少两个鳍。然后，在步骤S12中，在衬底上形成多个隔离件并且每个隔离件位于鳍之间并且具有凹槽轮廓。例如，隔离件是浅沟槽隔离(STI)结构以绝缘或隔离鳍。此后，在步骤S14中，栅极堆叠件形成在鳍的部分上方以及隔离件的部分上方；在步骤S16中，形成应变材料部分以覆盖通过栅极堆叠件暴露的鳍。如图1所示，在形成栅极堆叠件后，形成应变材料部分。然而，栅极堆叠件(步骤S14)和应变材料(步骤S16)的形成顺序不限制于本专利技术。图2A是在制造方法的多个阶段之一的FinFET的透视图，和图3A是沿着图2A的线I-I’截取的FinFET的截面图。在图1中的步骤S10中，并且如图2A和图3A所示，提供衬底200。在一个实施例中，该衬底200包括晶体硅衬底(例如，晶圆)。根据设计要求(例如，p型衬底或n型衬底)，该衬底200可以包括各种掺杂区。在一些实施例中，掺杂区可以掺杂有p型或n型掺杂剂。例如，掺杂区可掺杂p型掺杂剂，诸如硼或BF2；n型掺杂剂，诸如磷或砷和/或其组合。掺杂区可配置为用于n型FinFET，或者可选地配置为用于P型FinFET。在一些可选实施例中，该衬底200可以由一些其他合适的元素半导体，诸如金刚石或锗；合适的化合物半导体，诸如砷化镓、碳化硅、砷化铟、或磷化铟；或合适的合金半导体材料，诸如碳化硅锗，磷砷化镓或磷铟化镓制成。在一个实施例中，在衬底200上依次形成衬垫层202a和掩模层202b。例如，衬垫层202a可以是通过热氧化工艺由氧化硅薄膜形成的。衬垫层202a可以作为衬底200和掩模层202b之间的粘合层，衬垫层202a还可以作为用于蚀刻掩模层202b的蚀刻停止层。在至少一个实施例中，例如，掩模层202b是由氮化硅层通过低压化学汽相沉积(LPCVD)和等离子增强化学汽相沉积(PECVD)形成的。掩模层202b在随后的光刻工艺中用作硬掩模。具有预定图案的图案化的光刻胶层204形成在掩模层202b上。图2B是在制造方法的多个阶段之一的FinFET的透视图，和图3B是沿着图2B的线I-I’截取的FinFET的截面图。在图1中的步骤S10中，并且如图2A-2B和图3A-3B所示，依次蚀刻未被图案化的光刻胶层204覆盖的掩模层202b和衬垫层202a以形成图案化的掩模层202b’和图案化的衬垫层202a’以暴露下面的衬底200。通过使用图案化的掩模层202b’、图案化的衬垫层202a’和图案化的光刻胶层204作为掩模，衬底200的部分暴露和被蚀刻以形成沟槽206和鳍208。鳍208由图案化的掩模层202b’、图案化的衬垫层202a’和图案化的光刻胶层204覆盖。两个邻近的沟槽206被间距间隔开。例如，沟槽206之间的间距可小于约30纳米。换句话说，两个相邻的沟槽206被相应的鳍208间隔开。在形成沟槽206和鳍208后，然后去除图案化的光刻胶层204。在一个实施例中，可以实施清洗工艺以去除衬底200a和鳍208的本征氧化物。可以使用稀释的氢氟酸(D本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管(FinFET)，包括：衬底，在所述衬底上具有至少两个鳍；多个隔离件，设置在所述衬底上，位于所述鳍之间的每个所述隔离件包括凹槽轮廓；栅极堆叠件，设置在所述鳍的部分上方和所述隔离件上方；以及应变材料部分，覆盖由所述栅极堆叠件暴露的所述鳍。

【技术特征摘要】
2015.11.16 US 14/941,6621.一种鳍式场效应晶体管(FinFET)，包括：衬底，在所述衬底上具有至少两个鳍；多个隔离件，设置在所述衬底上，位于所述鳍之间的每个所述隔离件包括凹槽轮廓；栅极堆叠件，设置在所述鳍的部分上方和所述隔离件上方；以及应变材料部分，覆盖由所述栅极堆叠件暴露的所述鳍。2.根据权利要求1所述的晶体管，其中，具有凹槽轮廓的每个所述隔离件包括第一突出部分和第二突出部分，并且所述第一突出部分和所述第二突出部分之间的高度差小于3nm。3.根据权利要求2所述的晶体管，其中，所述第一突出部分和所述第二突出部分分别具有介于0.5nm至5nm的范围内的半极大处全宽度。4.根据权利要求2所述的晶体管，其中，每个所述鳍的高度都小于每个所述隔离件的所述第一突出部分的高度或所述第二突出部分的高度。5.根据权利要求2所述的晶体管，其中，每个所述鳍的高度都大于每个所述隔离件的第一顶部的高度或第二顶部的高度。6.根据权利要求1所述的晶体管，其中，每个所述隔离件的凹槽轮廓的深度大于2nm。7.根据权利要求1所述的晶体管，其中，所述应变材料部分包括覆盖所述鳍的第一端的至少两个源极和覆盖所述鳍的第二端的至少两个漏极，所述第一...

【专利技术属性】
技术研发人员：廖晋毅，张世杰，黄俊儒，李健玮，吴启明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71