FinFET器件及其形成方法技术

本发明专利技术公开了一种FinFET器件及其形成方法。FinFET器件包括衬底、多个栅极和单一间隔壁。衬底提供有在第一方向上延伸的多个鳍。横跨鳍分别地提供了在不同于第一方向的第二方向上延伸的多个栅极。两个邻近的栅极端对端的布置。在第一方向上延伸的单一间隔壁位于邻近栅极的面向端之间且与邻近栅极的每个的栅极介电材料物理接触。本发明专利技术实施例涉及FinFET器件及其形成方法。

FinFET device and method of forming the same

The invention discloses a FinFET device and a method for forming the same. The FinFET device includes a substrate, a plurality of gates, and a single spacer. The substrate provides a plurality of fins extending in the first direction. A plurality of gates extending in a second direction different from the first direction are respectively provided across the fins. The arrangement of extreme ends of two adjacent gates. A single adjacent door extending in the first direction is positioned between the facing ends of the adjacent gate and in physical contact with each gate dielectric material of the adjacent gate. The embodiment of the invention relates to an FinFET device and a method of forming the same.

【技术实现步骤摘要】
FinFET器件及其形成方法
本专利技术实施例涉及FinFET器件及其形成方法。
技术介绍
半导体集成电路(IC)产业经历了指数增长。IC材料和设计的技术进步产生了数代IC，其中，每代都具有比前代更小且更复杂的电路。在IC发展过程中，功能密度(即每芯片面积上互连器件的数量)通常增大了而几何尺寸(即，使用制造工艺可以制造的最小元件(或线))减小了。这种按比例缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。这种按比例缩小工艺还增加了处理和制造IC的复杂性并且，为了实现这些进步，需要IC处理和制造方面的相似进步。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以代替平面晶体管。尽管形成FINFET器件的现有FINFET器件和方法已通常满足它们的期望目的，但是它们还不能完全满足所有方面的要求。例如，在紧邻的栅极之间填充绝缘材料而不生成空隙是相当困难的，并且因此减小了FinFET器件的性能。期望在这个领域有所改进。
技术实现思路
根据本专利技术的一个实施例，提供了一种FinFET器件，包括：衬底，具有在第一方向上延伸的至少一个第一鳍和至少一个第二鳍；第一栅极，在不同于所述第一方向的第二方向上延伸且横跨所述至少一个第一鳍，第二栅极，在所述第二方向上延伸且横跨所述至少一个第二鳍，其中，所述第一栅极和所述第二栅极的端面向彼此；以及在所述第一方向上延伸的单一间隔壁，位于所述第一栅极和所述第二栅极的所述端之间且与所述第一栅极和所述第二栅极的每个的栅极介电材料物理接触。根据本专利技术的另一实施例，还提供了一种形成FinFET器件的方法，包括：提供衬底，所述衬底具有位于所述衬底上的至少一个第一鳍和至少一个第二鳍且具有形成为覆盖所述至少一个第一鳍和所述至少一个第二鳍的下部的隔离层；在所述至少一个第一鳍和所述至少一个第二鳍之间形成条形图案；在所述条形图案旁边形成两个间隔壁；去除所述条形图案以及去除所述间隔壁的一个间隔壁；分别横跨所述至少一个第一鳍和所述至少一个第二鳍形成第一伪栅极和第二伪栅极，其中，所述第一伪栅极和所述第二伪栅极端对端地布置且位于剩余的所述间隔壁旁边；在所述第一伪栅极和所述第二伪栅极以及所述间隔壁周围形成介电层；去除所述第一伪栅极和所述第二伪栅极以在所述介电层中形成第一沟槽和第二沟槽；以及在所述第一沟槽和所述第二沟槽中形成第一栅极和第二栅极。根据本专利技术的又一实施例，还提供了一种FinFET器件，包括：衬底，具有位于第一区域中的第一鳍和第二鳍以及位于第二区域中的第三鳍和第四鳍；第一栅极和第二栅极，分别横跨所述第一鳍和所述第二鳍，其中，所述第一栅极和所述第二栅极的端面向彼此；第三栅极和第四栅极，分别横跨所述第三鳍和所述第四鳍，其中，所述第三栅极和所述第四栅极的端面向彼此；间隔壁，位于所述第一栅极的所述端面和所述第二栅极的所述端面之间以及位于所述第三栅极的所述端面和所述第四栅极的所述端面之间；以及两个间隔件，位于所述间隔壁旁边，其中，所述间隔件的一个位于所述第一栅极和所述第三栅极之间，以及所述间隔件的另一个位于所述第二栅极和所述第四栅极之间。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1A至图1I是根据一些实施例的形成FinFET器件的方法的示意性立体图。图2至图4是根据可选实施例的FinFET器件的示意性立体图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...上”、“在...上方”、“在...上面”、“在...之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。图1A至图1I是根据一些实施例的形成FinFET器件的方法的示意性立体图。参照图1A，提供了在其上具有多个单独的鳍102a至102d的衬底。在一些实施例中，衬底100是半导体衬底，诸如硅衬底、绝缘体上硅(SOI)衬底、硅锗衬底或由其它合适的半导体材料形成的衬底。在一些实施例中，衬底100具有彼此邻近的第一区域10和第二区域20。在一些实施例中，第一区域10是N型金属氧化物半导体(NMOS)区域，且第二区域20是P型金属氧化物半导体(PMOS)区域。在可选实施例中，第一区域10是PMOS区域，和第二区域20是NMOS区域。在一些实施例中，鳍102a至102d在第一方向上延伸。在一些实施例中，鳍102a至102d和衬底100由诸如硅的相同材料制成。在可选实施例中，鳍102a至102d包括与衬底100的材料不同的材料。例如，鳍102a至102d包括硅锗和衬底100包括硅。在一些实施例中，在第一区域10中提供至少一个鳍102a和至少一个鳍102b，且在第二区域20中提供至少一个鳍102c和至少一个鳍102d。特别地，在第一区域10中，鳍102a和102b平行地设置且它们端彼此对准，以及在第二区域20中，鳍102c和102d平行地设置且它们的端彼此对准。在一些实施例中，沿着第一方向端对端地布置鳍102a和鳍102c，且沿着相同的方向端对端地布置鳍102b和鳍102d。特别地，至少鳍102a的一端面向于至少一个鳍102c的对应的端，且至少鳍102b的一端面向于至少一个鳍102d的对应的端。仍然参照图1A，衬底100还具有形成在其上的隔离层104。在一些实施例中，隔离层104覆盖鳍102a至102d的下部且暴露出鳍102a至102d的上部。在一些实施例中，隔离层104是浅沟槽隔离(STI)结构。隔离层104包括诸如氧化硅的介电材料。可以使用诸如间隔件双图案化技术(SDPT)的本领域可用的各种合适的方法形成鳍102a至102d和隔离层104。参照图1B至图1D，在鳍102a至102d之间且平行于鳍102a至102d形成间隔壁12a。此处，术语“间隔壁”是指具有壁形的元件且由间隔件制造工艺形成。在一些实施例中，间隔壁116具有倾斜的表面。具体地，间隔壁具有弯曲的顶部部分和垂直的侧壁部分。在间隔壁的形成期间，圆化和修整间隔壁的顶部部分。在可选实施例中，由于在随后的抛光或蚀刻工艺中去除最初弯曲的顶部部分，间隔壁具有基本上平坦的顶面。具有基本上平坦的顶部的这样的间隔壁认为是落入本专利技术的精神和范围内，因为其仍然形成有壁本文档来自技高网...

【技术保护点】
一种FinFET器件，包括：衬底，具有在第一方向上延伸的至少一个第一鳍和至少一个第二鳍；第一栅极，在不同于所述第一方向的第二方向上延伸且横跨所述至少一个第一鳍，第二栅极，在所述第二方向上延伸且横跨所述至少一个第二鳍，其中，所述第一栅极和所述第二栅极的端面向彼此；以及在所述第一方向上延伸的单一间隔壁，位于所述第一栅极和所述第二栅极的所述端之间且与所述第一栅极和所述第二栅极的每个的栅极介电材料物理接触。

【技术特征摘要】
2015.11.16 US 14/941,6771.一种FinFET器件，包括：衬底，具有在第一方向上延伸的至少一个第一鳍和至少一个第二鳍；第一栅极，在不同于所述第一方向的第二方向上延伸且横跨所述至少一个第一鳍，第二栅极，在所述第二方向上延伸且横跨所述至少一个第二鳍，其中，所述第一栅极和所述第二栅极的端面向彼此；以及在所述第一方向上延伸的单一间隔壁，位于所述第一栅极和所述第二栅极的所述端之间且与所述第一栅极和所述第二栅极的每个的栅极介电材料物理接触。2.根据权利要求1所述的FinFET器件，其中，所述单一间隔壁包括氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铜、氧化镍、氧化锌、氧化镧锰或氧化镧铜。3.根据权利要求1所述的FinFET器件，其中，所述栅极介电材料包括具有大于7的介电常数的介电材料。4.根据权利要求1所述的FinFET器件，还包括：第一间隔件，设置在所述第一栅极旁边；第二间隔件，设置在所述第二栅极旁边；以及第三间隔件，设置在所述单一间隔壁旁边。5.根据权利要求1所述的FinFET器件，其中，所述单一间隔壁由单一的绝缘材料制成。6.根据权利要求1所述的FinFET器件，其中，所述至少一个第一鳍包括多个第一鳍且所述第一栅极横跨所述多个第一鳍，以及所述至少一个第二鳍包括多个第二鳍且所述第二栅极横跨所述多个第二鳍。7.根据权利要求1所述的FinFET器件，其中，所述单一间隔壁横贯NMOS区域和PMOS区域。8.一种形成FinFET器件的方法，包括：提供衬底，所述衬底具有位于所述衬底上的至少一个第一鳍和至少一个第二...

【专利技术属性】
技术研发人员：邓桔程，陈臆仁，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71