The present invention provides a semiconductor device with high performance and manufacturing method thereof, wherein the semiconductor device includes a junction barrier Schottky diode, area P impurity region of the junction barrier Schottky diode from surface area increases the contact area of the Schottky electrode remained unchanged, to reduce the reverse electric field intensity of the Schottky diode; including its manufacturing the main method is as follows: the premise of masking protection in silica, the ion has a tilt angle into the bottom of the trench, the trench bottom repeatedly injected into the P impurity doping; deposition area, filling the trench area; the filling is completed, then the P impurity region is deposited for grinding, grinding to N impurity region for deposition and deposition; multilayer ohmic contact metal Schottky metal electrodes; forming the back metal contact evaporation or sputtering method . The invention can further alleviate the contradiction that the forward current characteristic and the reverse leakage characteristic can not be improved in the same direction.
【技术实现步骤摘要】
一种具有高性能的半导体器件及制造方法
本专利技术涉及半导体器件领域,尤其涉及一种高性能的半导体器件及制造方法。
技术介绍
半导体器件(semiconductordevice)通常,这些半导体材料是硅、锗、砷化镓或具有宽禁带的半导体材料,如碳化硅、氮化镓,可用作整流器、振荡器、发光器、放大器、测光器等。与传统的硅材料相比,碳化硅材料具有禁带宽度大、电子迁移率高、热导率大及击穿电场高的特点,碳化硅材料目前已应用到电力电子半导体器件,且将是未来的发展方向。其中,具有广泛应用的碳化硅二极管分为肖特基二极管和PN结二极管。由于PN结二极管开启电压高,不利于降低器件的通态损耗,因此目前市场上商品化碳化硅二极管最高电压到1700V,且都是肖特基二极管。肖特基二极管具有开启电压低的特点,但是其缺点是在器件承受耐压时,随着反向电压的增加,由于肖特基受电场的影响,导致反向漏电流急剧增大。以结型势垒肖特基二极管中碳化硅JBS器件为例,碳化硅JBS器件既有肖特基二极管低导通电压大电流特性又具有PIN二极管高击穿电压特性在碳化硅功率器件中应用广泛。但是碳化硅JBS器件仍存在肖特基接触面积和欧姆接触面积相互制约的问题,增大肖特基接触面积,势必会进一步降低器件正向压降提升器件电流特性。器件承受反向耐压时,随着反向电压的增大,肖特基接触处电场强度增加,肖特基的反向漏电将随着肖特基处的电场增大而增大。因此,肖特基面积越大,在器件承受反向耐压时,相同的反向电压下,器件漏电流越大。
技术实现思路
本专利技术为了解决缓解正向电流特性和反向漏电特性不可同向改善的矛盾提供一种高性能的半导体器 ...
【技术保护点】
一种高性能的半导体器件,其特征在于,所述半导体器件包括结型势垒肖特基二极管,所述结型势垒肖特基二极管的远离表面区域的P型杂质区域向下、向外扩张至N型外延层区使形成的PN结与同等注入宽度、同等掺杂深度的P型杂质区域形成的PN结相比增大,从而降低所述肖特基二极管的反向电场强度。
【技术特征摘要】
1.一种高性能的半导体器件,其特征在于,所述半导体器件包括结型势垒肖特基二极管,所述结型势垒肖特基二极管的远离表面区域的P型杂质区域向下、向外扩张至N型外延层区使形成的PN结与同等注入宽度、同等掺杂深度的P型杂质区域形成的PN结相比增大,从而降低所述肖特基二极管的反向电场强度。2.如权利要求1所述的高性能的半导体器件,其特征在于,所述远离表面区域的P型杂质区域增大后的底部截面形状为曲面,用于优化所述肖特基二极管的反向击穿电压。3.如权利要求1所述的高性能的半导体器件,其特征在于,所述结型势垒肖特基二极管是硅二极管或氮化镓二极管。4.如权利要求1所述的高性能的半导体器件,其特征在于,所述结型势垒肖特基二极管是碳化硅二极管,所述碳化硅二极管正面由上至下的包括肖特基电极、欧姆电极、面积增大的P型杂质区、N型外延层区、N型衬底区,背面包括背面电极。5.如权利要求4所述的高性能的半导体器件,其特征在于,所述肖特基电极为钛、镍金属;所述欧姆电极是镍或铝多层金属;所述P型杂质区是铝或硼的掺杂区;N型外延层和N型衬底区为氮掺杂区;背面金属电极为钛、镍、银组成的多层金属层。6.一种制备如权利要求1-5任一所述的高性能的半导体器件的方法,其特征在于,包括以下步骤:S1:在半导体表面形成沟槽;S2:在器件表面形成二氧化硅掩蔽层并刻蚀器件沟槽底部二...
【专利技术属性】
技术研发人员:张振中,颜剑,和巍巍,汪之涵,孙军,
申请(专利权)人:深圳基本半导体有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。