半导体封装及其制造方法技术

半导体封装及其制造方法。本发明专利技术提供一种半导体封装和一种制造半导体封装的方法。作为非限制性实例，本发明专利技术的各个方面提供一种半导体封装和一种制造半导体封装的方法，该方法包括在其多个侧面上的屏蔽。

Semiconductor package and method of manufacturing the same

Semiconductor package and method of manufacturing the same. The present invention provides a semiconductor package and a method of manufacturing a semiconductor package. As a non limiting example, various aspects of the present invention provide a semiconductor package and a method of manufacturing a semiconductor package that includes shielding on a plurality of sides thereof.

【技术实现步骤摘要】
半导体封装及其制造方法相关申请的交叉参考/以引用的方式并入本申请参考第10-2015-0159058号韩国专利申请、主张该韩国专利申请的优先权，并且主张该韩国专利申请的权益，该韩国专利申请于2015年11月12日在韩国知识产权局递交并且标题为“半导体封装及其制造方法”，该韩国专利申请的内容在此以引用的方式全文并入本文中。
本专利技术是关于半导体封装以及其制造方法。
技术介绍
当前半导体封装和用于形成半导体封装的方法是不适当的，举例来说，引起过多的成本、减小的可靠性、不适当的屏蔽、封装大小过大等等。通过比较常规和传统方法与如在本专利技术的其余部分中参考图式阐述的本专利技术，所属领域的技术人员将显而易见此类方法的另外的限制和缺点。
技术实现思路
本专利技术的各个方面提供一种半导体封装和一种制造半导体封装的方法。作为非限制性实例，本专利技术的各个方面提供一种半导体封装和一种制造半导体封装的方法，该方法包括在其多个侧面上的屏蔽。附图说明图1是说明根据本专利技术的实施例的半导体封装的截面图。图2是说明用于制造图1中说明的半导体封装的方法的流程图。图3A到3E是说明用于制造图2中说明的半导体封装的方法的各个步骤的截面图。图4是说明根据本专利技术的另一实施例的半导体封装的截面图。图5A和5B是说明通过图2中说明的半导体封装制造方法制造图4中说明的半导体封装中的各个步骤的截面图。图6示出了说明在图5A中说明的夹具的结构的平面图和截面图。图7是说明制造根据本专利技术的另一实施例的图4中说明的半导体封装的方法的流程图。图8A到8C是说明用于制造图7中说明的半导体封装的方法的各个步骤的截面图。具体实施方式以下论述通过提供实例来呈现本专利技术的各个方面。此类实例是非限制性的，并且由此本专利技术的各个方面的范围应不必受所提供的实例的任何特定特征限制。在以下论述中，短语“举例来说”、“例如”和“示例性”是非限制性的且通常与“借助于实例而非限制”“举例来说且非限制”等等同义。如本文中所使用，“和/或”意指通过“和/或”联结的列表中的项目中的任何一个或多个。作为一个实例，“x和/或y”意指三元素集合{(x),(y),(x,y)}中的任何元素。换句话说，“x和/或y”意指“x和y中的一个或两个”。作为另一实例，“x、y和/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。换句话说，“x、y和/或z”意指“x、y和z中的一个或多个”。本文中所使用的术语仅出于描述特定实例的目的，且并不意图限制本专利技术。如本文中所使用，除非上下文另外明确指示，否则单数形式也意图包括复数形式。将进一步理解，术语“包括”、“包含”、“具有”等等当在本说明书中使用时，表示所陈述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。应理解，尽管本文中可使用术语第一、第二等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开来。因此，例如，在不脱离本专利技术的教示的情况下，下文论述的第一元件、第一组件或第一部分可被称为第二元件、第二组件或第二部分。类似地，各种空间术语，例如“上部”、“下部”、“侧部”等等，可以用于以相对方式将一个元件与另一元件区分开来。然而，应理解，组件可以不同方式定向，例如，在不脱离本专利技术的教示内容的情况下，半导体装置可以侧向转动使得其“顶”表面水平地朝向且其“侧”表面垂直地朝向。在图式中，为了清楚起见可以放大层、区和/或组件的厚度或大小。因此，本专利技术的范围应不受此类厚度或大小限制。另外，在图式中，类似参考标号可在整个论述中指代类似元件。此外，还应理解，当元件A被称作为“连接到”或“耦合到”元件B时，元件A可以直接连接到元件B或间接连接到元件B(例如，插入元件C(和/或其它元件)可存在于元件A与元件B之间)。本专利技术的某些实施例涉及半导体封装及其制造方法。用于交换信号的各种电子装置以及在各种结构中制造的多个半导体封装集成在各种电子系统中，且因此在电操作半导体封装和电子装置时电磁干扰(EMI)可不可避免地产生。EMI可以一般而言被定义为电场和磁场的合成辐射。EMI可以由电场和磁场产生，该电场由在导电材料中流动的电流形成。如果EMI从密集地封装在母板上的半导体封装和电子装置中产生，那么其它相邻半导体封装可以直接或间接受到EMI的影响并且可能被损坏。本专利技术的各个方面提供半导体封装及其制造方法，该方法可以通过在基板的两个表面上形成模制品而防止弯曲并且可以通过形成为覆盖模制品和基板的电磁干扰(EMI)屏蔽层而屏蔽EMI。根据本专利技术的一方面，提供一种半导体封装，该半导体封装包括：基板，其具有第一表面和与第一表面相对的第二表面；至少一个第一电子装置，其形成于第一表面上并且电连接到基板；第一模制品，其形成于第一表面上以覆盖第一电子装置；第二模制品，其形成为覆盖第二表面；多个第一导电凸块，其形成于第二表面上并且电连接到基板且穿过第二模制品；电磁干扰(EMI)屏蔽层，其形成为围绕基板的表面、第一模制品和第二模制品以与第一导电凸块间隔开；以及多个第二导电凸块，其形成于第二模制品的一个表面上以相应地电连接到多个第一导电凸块。根据本专利技术的另一方面，提供一种用于制造半导体封装的方法，该半导体封装包括：基板，其具有第一表面和与第一表面相对的第二表面；至少一个第一电子装置，其形成于第一表面上并且电连接到基板；以及多个第一导电凸块，其形成于第二表面上并且电连接到基板，该方法包括：在第一表面上形成第一模制品以覆盖第一电子装置并且在第二表面上形成第二模制品以覆盖第一导电凸块；研磨第二模制品以将多个第一导电凸块暴露于外部；形成相应地电连接到暴露的多个第一导电凸块的多个第二导电凸块；将夹具放置在第二模制品下面以围绕多个第二导电凸块；以及形成EMI屏蔽层以覆盖基板的表面、第一模制品和第二模制品，基板的表面、第一模制品和第二模制品通过夹具暴露于外部。根据本专利技术的再一方面，提供一种用于制造半导体封装的方法，该半导体封装包括：基板，其具有第一表面和与第一表面相对的第二表面；至少一个第一电子装置，其形成于第一表面上并且电连接到基板；以及多个第一导电凸块，其形成于第二表面上并且电连接到基板，该方法包括：在第一表面上形成第一模制品以覆盖第一电子装置并且在第二表面上形成第二模制品以覆盖第一导电凸块；研磨第二模制品以将多个第一导电凸块暴露于外部；形成EMI屏蔽层以完全覆盖基板的表面、第一模制品和第二模制品；在EMI屏蔽层中形成多个暴露孔以将多个第一导电凸块暴露于外部；以及形成多个第二导电凸块，这些第二导电凸块通过所述多个暴露孔相应地电连接到暴露的多个第一导电凸块。如上文所述，在根据本专利技术的半导体封装及其制造方法中，可以通过在基板的两个表面上形成模制品而防止弯曲并且可以通过使电磁干扰(EMI)屏蔽层形成为覆盖模制品和基板而遮蔽电磁干扰。在下文中参考附图详细描述本专利技术的其它实施例、特征和优势以及本专利技术的各种实施例的结构和操作。参考图1，示出了说明根据本专利技术的实施例的半导体封装的截面图。如图1中所说明，半导体封装100包括基板110、第一电子装置120、第二电子装置130本文档来自技高网...

【技术保护点】
一种半导体封装，其包括：基板，其具有顶部基板表面、底部基板表面和多个横向基板表面；第一电子装置，其位于所述顶部基板表面上并且电连接到所述基板；第一模制品，其至少覆盖所述顶部基板表面和所述第一电子装置，所述第一模制品具有顶部第一模制品表面、底部第一模制品表面和多个横向第一模制品表面；第二模制品，其至少覆盖所述底部基板表面，所述第二模制品具有顶部第二模制品表面、底部第二模制品表面和多个横向第二模制品表面；多个第一导电凸块，其位于所述底部基板表面上、电连接到所述基板并且穿过所述第二模制品；电磁干扰屏蔽层，其至少覆盖所述顶部第一模制品表面、所述横向第一模制品表面、所述横向基板表面和所述横向第二模制品表面，其中所述电磁干扰屏蔽层与所述第一导电凸块间隔开；以及多个第二导电凸块，其位于所述底部第二模制品表面上，所述多个第二导电凸块的每一个电连接到所述第一导电凸块中的相应一个。

【技术特征摘要】
2015.11.12 KR 10-2015-0159058;2016.05.08 US 15/1491.一种半导体封装，其包括：基板，其具有顶部基板表面、底部基板表面和多个横向基板表面；第一电子装置，其位于所述顶部基板表面上并且电连接到所述基板；第一模制品，其至少覆盖所述顶部基板表面和所述第一电子装置，所述第一模制品具有顶部第一模制品表面、底部第一模制品表面和多个横向第一模制品表面；第二模制品，其至少覆盖所述底部基板表面，所述第二模制品具有顶部第二模制品表面、底部第二模制品表面和多个横向第二模制品表面；多个第一导电凸块，其位于所述底部基板表面上、电连接到所述基板并且穿过所述第二模制品；电磁干扰屏蔽层，其至少覆盖所述顶部第一模制品表面、所述横向第一模制品表面、所述横向基板表面和所述横向第二模制品表面，其中所述电磁干扰屏蔽层与所述第一导电凸块间隔开；以及多个第二导电凸块，其位于所述底部第二模制品表面上，所述多个第二导电凸块的每一个电连接到所述第一导电凸块中的相应一个。2.根据权利要求1所述的半导体封装，其中整个的所述底部第二模制品表面从所述电磁干扰屏蔽层暴露。3.根据权利要求1所述的半导体封装，其中所述电磁干扰屏蔽层覆盖所述底部第二模制品表面的一部分并且将所述多个第二导电凸块暴露于所述电磁干扰屏蔽层的外部。4.根据权利要求3所述的半导体封装，其中所述电磁干扰屏蔽层包括将所述第二导电凸块中的至少一个暴露于所述电磁干扰屏蔽层外部的暴露孔。5.根据权利要求3所述的半导体封装，其中所述电磁干扰屏蔽层包括多个暴露孔，所述多个暴露孔中的每一个将所述第二导电凸块中的相应一个暴露于所述电磁干扰屏蔽层的外部。6.根据权利要求5所述的半导体封装，其中所述多个暴露孔中的每一个都是矩形的。7.根据权利要求5所述的半导体封装，其中所述多个暴露孔中的每一个都是烧蚀孔。8.根据权利要求1所述的半导体封装，其包括第二电子装置，所述第二电子装置位于所述底部基板表面上、电连接到所述基板，并且由所述第二模制品覆盖。9.一种用于制造半导体封装的方法，所述半导体封装包括：基板，其具有顶部基板表面、底部基板表面和横向基板表面；包括：第一电子装置，其位于所述顶部基板表面上并且电连接到所述基板；并且包括：多个第一导电凸块，其位于所述底部基板表面上并且电连接到所述基板，所述方法包括：形成第一模制品，所述第一模制品至少覆盖所述顶部基板表面和所述第一电子装置，所述第一模制品具有顶部第一模制品表面、底部第一模制品表面和多个横向第一模制品表面；形成第二模制品，所述第二模制品至少覆盖所述底部基板表面和所述第一导电凸块，所述第二模制品具有顶部第二模制品表面、底部第二模制品表面和多个横向第二模制品表面；研磨所述底部第二模制品表面以使所述第一导电凸块暴露于所述第二模制品的外部；形成多个第二导电凸块，所述多个第二导电凸块的每一个电连接到暴露的所述第一导电凸块中的相应一个；将夹具放置在所述第二模制品下面以覆盖所述多个第二导电凸...

【专利技术属性】
技术研发人员：李杰恩，李英宇，崔美京，金锦雄，
申请(专利权)人：艾马克科技公司，
类型：发明
国别省市：美国,US