非依电性内存装置及其操作方法制造方法及图纸

本发明专利技术提供一种非依电性内存装置及其操作方法。非依电性内存装置包括非依电性记忆胞、程设电压产生电路、字线电压产生电路与共源线电压产生电路。非依电性记忆胞的控制端、第一端与第二端分别电性连接于字线、位线与共源线。程设电压产生电路提供程设电压至位线，以及检测位线的电流。字线电压产生电路提供字线电压至字线，其中字线电压的摆幅为字线高电压至字线低电压。共源线电压产生电路提供共源线电压至共源线。依据位线的电流，字线电压产生电路动态调整字线低电压，或是共源线电压产生电路动态调整共源线电压。本发明专利技术所提供的非依电性内存装置及其操作方法可以有效减少位线的漏电流。

Non electric memory device and operation method thereof

The present invention provides a non electric memory device and an operation method thereof. The non - electric memory device comprises a non - electric memory cell, a set voltage generating circuit, a word line voltage generating circuit and a common source line voltage generating circuit. The control end, the first end and the second end of the non electric memory cell are electrically connected to the word line, the bit line and the common source line respectively. The circuit is provided with a voltage generating circuit to provide the current to the bit line and to detect the current of the bit line. The word line voltage generating circuit provides the word line voltage to the word line, wherein the line voltage of the word line is high in the word line and the voltage is low to the word line. A common source line voltage generating circuit provides a common source line voltage to a common source line. According to the current of the bit line, the word line voltage generation circuit dynamically adjusts the word line low voltage or the common source line voltage generation circuit to dynamically adjust the common source line voltage. The non - electric memory device provided by the invention and the operation method thereof can effectively reduce the leakage current of the bit line.

【技术实现步骤摘要】
非依电性内存装置及其操作方法
本专利技术涉及一种非依电性内存(non-volatilememory)，尤其涉及一种非依电性内存装置及其操作方法。
技术介绍
图1是说明闪存(flashmemory)的电路示意图。图1所示闪存包含多个快闪记忆胞(flashmemorycell)FC_1_1、…、FC_1_m、…、FC_n_1、…、FC_n_m。快闪记忆胞FC_1_1～FC_n_m的栅极分别电性连接至字线(wordline)WL_1、…、WL_m的其中一个对应字线，快闪记忆胞FC_1_1～FC_n_m的漏极分别电性连接至位线(bitline)BL_1、…、BL_n的其中一个对应位线，而快闪记忆胞FC_1_1～FC_n_m的源极电性连接于共源线(commonsourceline)CSL，如图1所示。程设(programming)电压产生电路110于程设期间提供程设电压Vp给行译码器(columndecoder)120。行译码器120可以将程设电压Vp选择性地传输给位线BL_1～BL_n的其中一个。列译码器(rowdecoder)130可以经由字线驱动器140_1、…、140_m而传输不同的字线电压给字线WL_1～WL_m，因此列译码器130与字线驱动器140_1～140_m可以选择性地驱动字线WL_1～WL_m的其中一个。基于行译码器120与列译码器130的寻址(addressing)操作，快闪记忆胞FC_1_1～FC_n_m中的任一个快闪记忆胞可以被程设，而不会影响其他快闪记忆胞。字线WL_1～WL_m的电压摆幅为字线高电压至接地电压。当字线WL_1～WL_m的其中一个字线的电压为字线高电压时(即所述其中一个字线所连接的快闪记忆胞被选择)，字线WL_1～WL_m的其他字线的电压为接地电压(即所述其他字线所连接的快闪记忆胞没被选择)。就单一位线来看(例如位线BL_1，其余位线可以类推)，当程设电压Vp被施加于位线BL_1时，将有大量漏电流(leakagecurrent)从位线BL_1经由没被选择的快闪记忆胞泄至共源线CSL。这些漏电流主要是来自于快闪记忆胞(晶体管)的次阈电流(sub-thresholdcurrent)。连接至位线BL_1的快闪记忆胞越多，则位线BL_1的漏电流越大。大量的漏电流将会下拉程设电压Vp的准位，进而造成对快闪记忆胞的程设操作的错误。
技术实现思路
本专利技术提供一种非依电性内存(non-volatilememory)装置及其操作方法，可以有效减少位线的漏电流。本专利技术的实施例提供一种非依电性内存装置，包括非依电性记忆胞(non-volatilememorycell)、字线(wordline)、位线(bitline)、共源线(commonsourceline)、程设电压产生电路(programmingvoltagegeneratorcircuit)、字线电压产生电路(wordlinevoltagegeneratorcircuit)以及共源线电压产生电路(commonsourcelinevoltagegeneratorcircuit)。字线电性连接于非依电性记忆胞的控制端。位线电性连接于非依电性记忆胞的第一端。共源线电性连接于非依电性记忆胞的第二端。程设电压产生电路电性连接于位线，用以于程设期间提供程设电压至位线，以及检测位线的电流。字线电压产生电路电性连接于字线，用以于程设期间提供字线电压至字线，其中字线电压的摆幅为字线高电压至字线低电压。共源线电压产生电路电性连接于共源线，用以于程设期间提供共源线电压至共源线。字线电压产生电路受控于程设电压产生电路以依据位线的电流而动态调整字线低电压，或是，共源线电压产生电路受控于程设电压产生电路以依据位线的电流而动态调整共源线电压。本专利技术的实施例提供一种非依电性内存装置的操作方法。所述操作方法包括：提供非依电性记忆胞，其中非依电性记忆胞的控制端电性连接于字线，非依电性记忆胞的第一端电性连接于位线，非依电性记忆胞的第二端电性连接于共源线；由程设电压产生电路于程设期间提供程设电压至位线，以及检测位线的电流；由字线电压产生电路于程设期间提供字线电压至字线，其中字线电压的摆幅为字线高电压至字线低电压；由共源线电压产生电路于程设期间提供共源线电压至共源线；以及由字线电压产生电路依据位线的该电流而动态调整字线低电压，或是由共源线电压产生电路依据位线的电流而动态调整共源线电压。基于上述，本专利技术实施例所提供非依电性内存装置及其操作方法可以检测位线的电流。字线电压产生电路可以依据位线的电流而动态调整字线低电压，和/或共源线电压产生电路可以依据位线的电流而动态调整共源线电压，以便将未被选择的非依电性记忆胞的“字线对共源线电压差”(即字线电压-共源线电压)下拉至低于非依电性记忆胞的次阈(sub-threshold)值。因此，本专利技术实施例所提供的非依电性内存装置及其操作方法可以有效减少位线的漏电流。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是说明闪存的电路示意图；图2是依照本专利技术实施例说明一种非依电性内存装置的电路方框示意图；图3是依照本专利技术实施例说明一种非依电性内存装置的操作方法的流程示意图；图4是依照本专利技术一实施例说明图2所示程设电压产生电路的电路方框示意图；图5是依照本专利技术另一实施例说明图2所示程设电压产生电路的电路方框示意图；图6是依照本专利技术一实施例说明图2所示字线偏压产生电路的电路方框示意图；图7是依照本专利技术一实施例说明图6所示位准偏移器的电路方框示意图；图8是依照本专利技术一实施例说明图2所示共源线电压产生电路的电路方框示意图。附图标记：110、210：程设电压产生电路120：行译码器130：列译码器140_1、140_m：字线驱动器200：非依电性内存装置211：电压调节器212：第一晶体管213：第二晶体管214：定电流源215：电压检测器216：电荷泵217：电压检测器220：非依电性记忆胞230：字线电压产生电路231：字线偏压产生电路232：字线驱动器240：共源线电压产生电路241：第一晶体管242：电阻243：电压跟随器511：第一电阻512：第二电阻513：电压比较器610：位准偏移器611：反相器612、613、614、615：晶体管620：晶体管630：电阻810：运算放大器820：第二晶体管BL、BL_1、BL_n：位线CS、CSL：共源线FC_1_1、FC_1_m、FC_n_1、FC_n_m：快闪记忆胞GND：接地电压I213、IBL：电流INF：电流信息S310、S320、S330、S340：步骤-V：负参考电压V213、VWL：电压VCS：共源线电压VDD：系统电压Vp：程设电压Vref：第二参考电压WL、WL_1、WL_m：字线具体实施方式在本专利技术说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件/步骤代表相同或本文档来自技高网...

【技术保护点】
一种非依电性内存装置，其特征在于，所述非依电性内存装置包括：非依电性记忆胞；字线，电性连接于所述非依电性记忆胞的控制端；位线，电性连接于所述非依电性记忆胞的第一端；共源线，电性连接于所述非依电性记忆胞的第二端；程设电压产生电路，电性连接于所述位线，用以于程设期间提供程设电压至所述位线，以及检测所述位线的电流；字线电压产生电路，电性连接于所述字线，用以于所述程设期间提供字线电压至所述字线，其中所述字线电压的摆幅为字线高电压至字线低电压；以及共源线电压产生电路，电性连接于所述共源线，用以于所述程设期间提供共源线电压至所述共源线；其中所述字线电压产生电路受控于所述程设电压产生电路以依据所述位线的所述电流而动态调整所述字线低电压，或是所述共源线电压产生电路受控于所述程设电压产生电路以依据所述位线的所述电流而动态调整所述共源线电压。

【技术特征摘要】
2015.11.15 US 14/941,6541.一种非依电性内存装置，其特征在于，所述非依电性内存装置包括：非依电性记忆胞；字线，电性连接于所述非依电性记忆胞的控制端；位线，电性连接于所述非依电性记忆胞的第一端；共源线，电性连接于所述非依电性记忆胞的第二端；程设电压产生电路，电性连接于所述位线，用以于程设期间提供程设电压至所述位线，以及检测所述位线的电流；字线电压产生电路，电性连接于所述字线，用以于所述程设期间提供字线电压至所述字线，其中所述字线电压的摆幅为字线高电压至字线低电压；以及共源线电压产生电路，电性连接于所述共源线，用以于所述程设期间提供共源线电压至所述共源线；其中所述字线电压产生电路受控于所述程设电压产生电路以依据所述位线的所述电流而动态调整所述字线低电压，或是所述共源线电压产生电路受控于所述程设电压产生电路以依据所述位线的所述电流而动态调整所述共源线电压。2.根据权利要求1所述的非依电性内存装置，其特征在于，随着所述位线的所述电流的增加，所述字线电压产生电路对应地调低所述字线低电压，或是所述共源线电压产生电路对应地调高所述共源线电压。3.根据权利要求1所述的非依电性内存装置，其特征在于，所述程设电压产生电路包括：电压调节器，具有输出端，用以于所述程设期间提供所述程设电压；第一晶体管，具有第一端电性连接至所述电压调节器的所述输出端，以及第二端耦接至所述第一晶体管的控制端与所述位线；第二晶体管，具有第一端电性连接于所述电压调节器的所述输出端，以及第二端耦接至所述字线电压产生电路或所述共源线电压产生电路以提供所述位线的所述电流所对应的电流信息，所述第二晶体管并具有控制端耦接至所述第一晶体管的所述控制端；以及定电流源，电性连接于所述第二晶体管的所述第二端。4.根据权利要求1所述的非依电性内存装置，其特征在于，所述程设电压产生电路包括：电压调节器，具有输出端，用以于所述程设期间提供所述程设电压；第一晶体管，具有第一端电性连接至所述电压调节器的所述输出端，以及第二端耦接至所述第一晶体管的控制端与所述位线；第二晶体管，具有第一端电性连接于所述电压调节器的所述输出端，以及控制端耦接至所述第一晶体管的所述控制端；定电流源，电性连接于所述第二晶体管的第二端；以及电压检测器，具有输入端电性连接至所述第二晶体管的所述第二端，所述电压检测器的输出端提供所述位线的所述电流所对应的电流信息给所述字线电压产生电路或所述共源线电压产生电路。5.根据权利要求1所述的非依电性内存装置，其特征在于，所述程设电压产生电路包括：电荷泵，具有输出端，用以于所述程设期间提供所述程设电压至所述位线；以及电压检测器，具有输入端电性连接至所述电荷泵的所述输出端，所述电压检测器的输出端提供所述位线的所述电流所对应的电流信息给所述字线电压产生电路或所述共源线电压产生电路。6.根据权利要求5所述的非依电性内存装置，其特征在于，所述电压检测器包括：第一电阻，具有第一端电性连接至所述电荷泵的所述输出端；第二...

【专利技术属性】
技术研发人员：黄科颖，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71