放电电路及其驱动方法、显示装置制造方法及图纸

本发明专利技术提供一种放电电路及其驱动方法、显示装置，属于显示技术领域，其可解决现有的显示装置中因有电荷残留导致的影响显示品质的问题。本发明专利技术的放电电路，包括：控制单元、延时单元、第一放电单元和第二放电单元；所述控制单元用于对所述第一节点的电位进行控制；所述延时单元用于延迟所述第二放电单元的开启时间；所述第一放电单元用于在所述控制单元所输出的控制信号的控制下，将所述数据信号端的电位拉低至公共电压端的电位；所述第二放电单元用于在延时单元的控制下将所述公共电压端的电位和拉低后的所述数据信号端的电位释放。

Discharge circuit, driving method thereof and display device

The invention provides a discharge circuit, a driving method thereof and a display device, belonging to the display technology field, and can solve the problem that the existing display device has influence on display quality due to the residual charge. The discharge circuit of the invention includes a control unit, a delay unit, the first discharge cell and a second discharge unit; the control unit for the potential of the first node of the control; the delay unit for opening time delay of the second discharge unit; the first discharge unit is used for controlling the output control signal in the the control unit under the voltage of the data signal potential will end down to a common voltage end; the second discharge unit is used to release the potential public voltage and low after the end of the data signal in the control unit of the delay.

【技术实现步骤摘要】
放电电路及其驱动方法、显示装置
本专利技术属于显示
，具体涉及一种放电电路及其驱动方法、显示装置。
技术介绍
GOA(GateOnArray，阵列基板行驱动)是直接将栅极驱动(GateDriver)电路制作在阵列(Array)基板上的一种技术，其可以省去相应芯片和电路板的设置，对于降低成本和窄化边框都非常有利。目前，大部分显示面板采用GOA设计，减少了公共电极端VCOM与显示面板的连接点的数量，致使在显示装置关机时，VCOM放电过慢，导致显示装置中有电荷残留，在液晶的两端形成电压差，造成电压-时间(V-T)曲线偏移，使显示装置再次开机时产生画面闪烁(Flicker)或残影，影响显示品质。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种能够避免显示装置中有电荷残留，从而提高显示品质的放电电路及其驱动方法、显示装置。解决本专利技术技术问题所采用的技术方案是一种放电电路，包括：控制单元、延时单元、第一放电单元和第二放电单元；所述控制单元连接控制信号输入端、第一节点、第三信号端、第四信号端、所述延时单元和所述第一放电单元，所述第一节点为所述控制单元、所述延时单元和所述第一放电单元之间连接的节点，所述控制单元用于对所述第一节点的电位进行控制；所述延时单元还连接第一放电单元和第二放电单元，用于延迟所述第二放电单元的开启时间；所述第一放电单元还连接数据信号端和公共电压端，用于在所述控制单元所输出的控制信号的控制下，将所述数据信号端的电位拉低至公共电压端的电位；所述第二放电单元还连接公共电压端和第五信号端，用于在延时单元的控制下将所述公共电压端的电位和拉低后的所述数据信号端的电位释放。其中，所述控制单元包括电压输出单元和子控制单元；所述电压输出单元连接控制信号输入端、第一信号端、第二信号端和所述子控制单元，用于根据所述控制信号输入端输入的信号将所述第一信号端输入的信号或第二信号端输入的信号传输至所述子控制单元；所述子控制单元还连接所述第一节点、第三信号端、第四信号端、所述延时单元和所述第一放电单元，用于在所述电压输出单元所输出的电压的控制下，输出控制信号。其中，所述子控制单元包括第一晶体管和第二晶体管；其中所述第一晶体管和第二晶体管的开关特性相反；所述第一晶体管的基极连接所述电压输出单元和所述第二晶体管的基极，所述第一晶体管的发射极连接所述第三信号端，所述第一晶体管的集电极连接所述第一节点；所述第二晶体管的基极连接所述电压输出单元，所述第二晶体管的发射极连接所述第四信号端，所述第二晶体管的集电极连接所述第一节点。其中，所述电压输出单元包括放大器；所述放大器的输入端连接所述控制信号输入端，所述放大器的正向输入端连接第一信号端，所述放大器的反向输入端连接第二信号端。其中，所述第一放电单元包括第三晶体管，所述第三晶体管和所述第一晶体管的开关特性相同；所述第三晶体管的基极连接所述第一节点和延时单元，所述第三晶体管的发射极连接公共电压端和第二放电单元，所述第三晶体管的集电极连接数据信号端。其中，所述第二放电单元包括第四晶体管，所述第四晶体管和所述第一晶体管的开关特性相同；所述第四晶体管的基极连接所述延时单元，所述第四晶体管的发射极连接公共电压端，所述第四晶体管的集电极连接所述延时单元和第五信号端。其中，所述延时单元包括第一电阻和第二电阻；所述第一电阻的第一端连接所述第一节点和第一放电单元，所述第一电阻的第二端连接所述第二电阻的第一端和第二放电单元；所述第二电阻的第二端连接所述第五信号端和所述第二放电单元。其中，所述延时单元还包括第三电容；所述第三电容的第一端连接所述第一电阻的第二端、第二电阻的第一端和第二放电单元，所述第三电容的第二端连接所述第二放电单元、第二电阻的第二端和第五信号端。其中，所述放电电路还包括第一稳压单元和第二稳压单元；所述第一稳压单元连接所述控制单元、第四信号端、第二稳压单元、第五信号端和延时单元，用于为所述控制单元提供稳定电压；所述第二稳压单元连接第一节点、第五信号端、第一放电单元和延时单元，用于为所述第一节点提供稳定电压。其中，所述第一稳压单元包括第一电容；所述第二稳压单元包括第二电容；所述第一电容的第一端连接所述控制单元、第四信号端，所述第一电容的第二端连接第二电容的第二端、第五信号端和延时单元；所述第二电容的第一端连接第一节点、第一放电单元和延时单元，所述第二电容的第二端还连接第五信号端和延时单元。作为另一技术方案，本专利技术还提供一种显示装置，包括上述任意一项所述的放电电路。作为另一技术方案，本专利技术还提供一种放电电路的驱动方法，包括：开机阶段：控制单元拉低第一节点的电位，以开启第一放电单元，使数据信号端的电位拉低至公共电压端的电位；通过延时单元延迟第二放电单元开启，使公共电压端的电位和所述数据信号端的电位释放；同时，对第一稳压单元、第二稳压单元和延时单元进行充电；显示阶段：控制单元提升第一节点的电位，以关闭第一放电单和第二放电单元，使所述数据信号端、所述公共电压端和第五信号端之间相互断路；关机阶段：在第一稳压单元和第二稳压单元的控制下，控制单元拉低第一节点的电位，以开启第一放电单元，使数据信号端的电位拉低至公共电压端的电位；通过延时单元延迟第二放电单元开启，使公共电压端的电位和所述数据信号端的电位释放。本专利技术的放电电路及其驱动方法、显示装置中，该放电电路包括：控制单元、延时单元、第一放电单元和第二放电单元，控制单元、延时单元和第一放电单元之间的连接节点为第一节点，其中，控制单元控制第一放电单元的开启，以使第一放电单元能够将数据信号端的电位拉低至公共电压端的电位，控制单元和延时单元共同作用推迟第二放电单元的开启时间，以使第二放电单元将拉低电位后的数据信号端的残留电荷和公共电压端的残留电荷导出，避免在关机时因公共电压端放电过慢导致的显示装置中有电荷残留，在液晶两端形成电压差，以使再次开机时产生Flicker或残影的问题，从而提高显示品质。附图说明图1为本专利技术的实施例1的放电电路的结构示意图；图2为本专利技术的实施例1的放电电路的电路原理图；图3为本专利技术的实施例1的放电电路的工作时序图；图4为本专利技术的实施例2的显示装置的结构示意图；图5为本专利技术的实施例3的放电电路的驱动方法的流程示意图；其中，附图标记为：1、控制单元；11、电压输出单元；12、子控制单元；2、延时单元；3、第一放电单元；4、第二放电单元；5、第一稳压单元；6、第二稳压单元；CN1、控制信号输入端；CN2、第一节点；VGH、第一信号端；VSS、第二信号端；AVDD、第三信号端；VGL、第四信号端；DATA、数据信号端；VCOM、公共电压端；GND、第五信号端；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；R1、第一电阻；R2、第二电阻；C1、第一电容；C2、第二电容；C3、第三电容。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。本专利技术实施例中的所采用的晶体管为三极管或其他特性的相同器件。按照三极管的特性区分可以将三极管分为PNP型和NPN型两种，在本专利技术实施例中，以下实施例中是以第一晶体管T1、第三晶体管T3和第四晶体管T4为本文档来自技高网...

【技术保护点】
一种放电电路，其特征在于，包括：控制单元、延时单元、第一放电单元和第二放电单元；所述控制单元连接控制信号输入端、第一节点、第三信号端、第四信号端、所述延时单元和所述第一放电单元，所述第一节点为所述控制单元、所述延时单元和所述第一放电单元之间连接的节点，所述控制单元用于对所述第一节点的电位进行控制；所述延时单元还连接第一放电单元和第二放电单元，用于延迟所述第二放电单元的开启时间；所述第一放电单元还连接数据信号端和公共电压端，用于在所述控制单元所输出的控制信号的控制下，将所述数据信号端的电位拉低至公共电压端的电位；所述第二放电单元还连接公共电压端和第五信号端，用于在延时单元的控制下将所述公共电压端的电位和拉低后的所述数据信号端的电位释放。

【技术特征摘要】
1.一种放电电路，其特征在于，包括：控制单元、延时单元、第一放电单元和第二放电单元；所述控制单元连接控制信号输入端、第一节点、第三信号端、第四信号端、所述延时单元和所述第一放电单元，所述第一节点为所述控制单元、所述延时单元和所述第一放电单元之间连接的节点，所述控制单元用于对所述第一节点的电位进行控制；所述延时单元还连接第一放电单元和第二放电单元，用于延迟所述第二放电单元的开启时间；所述第一放电单元还连接数据信号端和公共电压端，用于在所述控制单元所输出的控制信号的控制下，将所述数据信号端的电位拉低至公共电压端的电位；所述第二放电单元还连接公共电压端和第五信号端，用于在延时单元的控制下将所述公共电压端的电位和拉低后的所述数据信号端的电位释放。2.根据权利要求1所述的放电电路，其特征在于，所述控制单元包括电压输出单元和子控制单元；所述电压输出单元连接控制信号输入端、第一信号端、第二信号端和所述子控制单元，用于根据所述控制信号输入端输入的信号将所述第一信号端输入的信号或第二信号端输入的信号传输至所述子控制单元；所述子控制单元还连接所述第一节点、第三信号端、第四信号端、所述延时单元和所述第一放电单元，用于在所述电压输出单元所输出的电压的控制下，输出控制信号。3.根据权利要求2所述的放电电路，其特征在于，所述子控制单元包括第一晶体管和第二晶体管；其中所述第一晶体管和第二晶体管的开关特性相反；所述第一晶体管的基极连接所述电压输出单元和所述第二晶体管的基极，所述第一晶体管的发射极连接所述第三信号端，所述第一晶体管的集电极连接所述第一节点；所述第二晶体管的基极连接所述电压输出单元，所述第二晶体管的发射极连接所述第四信号端，所述第二晶体管的集电极连接所述第一节点。4.根据权利要求2所述的放电电路，其特征在于，所述电压输出单元包括放大器；所述放大器的输入端连接所述控制信号输入端，所述放大器的正向输入端连接第一信号端，所述放大器的反向输入端连接第二信号端。5.根据权利要求3所述的放电电路，其特征在于，所述第一放电单元包括第三晶体管，所述第三晶体管和所述第一晶体管的开关特性相同；所述第三晶体管的基极连接所述第一节点和延时单元，所述第三晶体管的发射极连接公共电压端和第二放电单元，所述第三晶体管的集电极连接数据信号端。6.根据权利要求3所述的放电电路，其特征在于，所述第二放电单元包...

【专利技术属性】
技术研发人员：陈帅，张智，左丞，金熙哲，闵泰烨，王志会，左小军，董兴，白王静，党康鹏，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11