对用户数据执行选择性底层暴露映射的设备和方法技术

提供了一种用于将用户数据映射到选择性底层暴露(SUE)地址空间的设备，所述设备包括：存储器，存储计算机指令；处理器，执行指令以组合来自多个逻辑寻址的块的第一用户数据，以生成SUE页。SUE页与多个芯片中的每个上的各物理块的各物理页对应，对于所述多个芯片中的每个，存储单元的对应的物理块在存储装置中作为一个单元被共同管理。处理器还执行指令，以在存储装置的逻辑地址空间中存储使第一用户数据与SUE页关联的映射信息。

Apparatus and method for performing selective bottom exposed mapping of user data

A method for user data is mapped to the selective bottom exposed (SUE) provide the address space of the device, the device includes a memory storing computer instructions; the first user data block processor executes instructions to combination from multiple logical addressing, to generate the SUE page. The physical page of each physical block of each SUE page and a plurality of chip in the corresponding, for each of the plurality of chip, the physical block corresponding to the memory cell in a memory device as a unit, common management. The processor also executes instructions to store mapping information that connects the first user data to the SUE page in the logical address space of the storage device.

【技术实现步骤摘要】
对用户数据执行选择性底层暴露映射的设备和方法
本专利技术涉及信息存储。
技术介绍
许多电子技术(例如，数字计算机、计算器、音频装置、视频设备和/或电话系统等)在商业、科学、教育和娱乐的大多数领域内已经提高了生产率并且已经降低了成本。这些电子系统执行涉及信息存储系统的操作。信息存储操作进行的速度和容易度对信息存储系统的整体性能会有显著影响。然而，信息存储的传统尝试通常涉及速度与可管理的复杂度之间的反比关系。信息存储系统涉及可落入两种类别中的一种的操作。一种类别涉及与用户发起的活动关联的存储操作。另一种类别涉及由系统发起的管理和维护活动。这些操作进行的速度和容易度与用来存储信息的地址空间的类型关联。利用物理寻址空间的传统尝试理论上被认为以非常快的速度操作，但是在传统的物理寻址空间中对实际的管理和维护操作的尝试是非常复杂的并且没有被切实实施。传统的逻辑地址空间的管理和维护被认为比物理地址空间涉及更低的复杂度。然而，传统的逻辑地址空间无法以与物理地址空间同样快的速度操作。虽然传统的存储系统可以以可在先前已被认为是可接受的水平进行操作，但是这些存储系统越来越不足以满足用于改善应用和平台的需求以及长期以来切身的需要。实现提高的速度和可管理的复杂度两者以能够改进系统开发的传统尝试尚未成功。
技术实现思路
根据本专利技术的一个实施例，一种用于将用户数据映射到选择性底层暴露(SUE)地址空间的设备包括：存储器，存储计算机指令；处理器，执行指令以组合来自多个逻辑寻址的块的第一用户数据以生成SUE页。SUE页与所述多个芯片中的每个上的各物理块的各物理页对应，对于所述多个芯片中的每个，存储单元的对应的物理块在存储装置中作为一个单元被共同管理。处理器还执行指令以在存储装置的逻辑地址空间中存储使第一用户数据与SUE页关联的映射信息。根据本专利技术的另一个实施例，用于将用户数据映射至SUE地址空间的计算机实施方法包括：组合来自多个逻辑寻址的块的第一用户数据，以生成SUE页。SUE页与多个芯片中的每个上的各物理块的各物理页对应，对于所述多个芯片中的每个，存储单元的对应的物理块在存储装置中作为一个单元被共同管理。所述方法还包括：把使第一用户数据与SUE页关联的映射信息存储在存储装置的逻辑地址空间中。根据本专利技术的另一实施例，一种多模存储装置包括：存储单元的第一分区，组织在多个芯片上的物理块和物理页中，所述多个芯片包括作为由与选择性底层暴露页对应的用户数据编程的单元被共同管理的存储单元的对应的物理块；所述装置还包括存储单元的第二分区，存储单元的第二分区由将SUE页与多个逻辑寻址的存储块关联的第一映射来编程。结合附图和下面的描述阐述本专利技术的一个或更多个实施例的细节。通过描述和附图以及通过权利要求，本专利技术的其他特征、目的和优点将清楚。附图说明包括被并入本说明书并形成本说明书的一部分的附图用以对本专利技术的原理的示例性说明，并且不意图将本专利技术限制于其中所示的具体实施方式。除非另外明确指出，否则附图不按比例绘制。图1是示出根据一个实施例的具有SUE存储分区的示例性存储装置的框图。图2是示出根据一个实施例的示例性多模存储装置的框图。图3是示出根据一个实施例的另一个示例性多模存储装置的框图。图4是示出根据一个实施例的示例性多模固态驱动器(MM-SSD)的框图。图5是示出根据一个实施例的将地址空间信息转换为逻辑地址空间信息的示例性进程的框图。图6是示出根据一个实施例的示例性系统的框图。图7是示出根据一个实施例的系统的框图。图8是描述根据一个实施例的驱动多模底层暴露的方法的流程图。图9是示出示例性多模SSD装置的框图。图10是描绘根据本专利技术的实施例的在多模存储装置的用户区域中用于存储的示例性SUE块和对应的SUE页的框图。图11是描绘根据本专利技术的实施例的在多模存储装置的用户区域中用于存储的用户存储空间的示例性SUE块和对应的SUE页的框图。图12是描绘根据本专利技术的实施例的在多模存储装置的用户区域中用于存储的示例性SUE元页(metapage)和对应的SUE页的框图。图13是描绘根据本专利技术的实施例的在多模存储装置的用户区域中用于存储的示例性SUE元块(metablock)和对应的SUE元页的框图。图14是描绘根据本专利技术的实施例的在多模存储装置的用户区域中用于存储的另一示例性SUE元块和对应的SUE块的框图。图15是描绘根据本专利技术的实施例的可由多模存储系统实施以提供从逻辑地址到SUE地址的地址映射的示例性SUE映射方案的框图。图16是描绘可实施图15的SUE映射方案的示例性存储系统的示意图。图17是表示根据本专利技术的实施例的将逻辑地址空间映射到SUE地址空间的示例性方法的流程图。图18是示出根据本专利技术的实施例的采用SUE寻址方案以允许存储系统在存储装置中寻址逻辑和SUE存储空间的示例性多模存储管理系统的示意图。图19是示出根据本专利技术的实施例的采用SUE寻址方案以允许存储系统在存储装置中寻址逻辑和SUE存储空间的另一示例性多模存储管理系统的示意图。图20是示出根据本专利技术的实施例的采用SUE寻址方案以允许存储系统在存储装置中寻址逻辑和SUE存储空间的又一示例性多模存储管理系统的示意图。图21是示出根据本专利技术的实施例的可由多模存储管理系统实施的用户区域访问管理器(UAAM)的示意图。图22是示出根据本专利技术的实施例的可由多模存储管理系统实施的用户区域映射引擎(UAME)的示意图。图23是示出根据本专利技术的实施例的可由多模存储管理系统实施的元块管理器(MBM)的示意图。图24是示出根据本专利技术的实施例的可由多模存储管理系统实施的存储装置控制管理器(SCM)的示意图。图25是示出根据本专利技术的实施例的可由多模存储管理系统实施的存储装置访问管理器(SAM)的示意图。图26是示出根据本专利技术的实施例的可由多模存储管理系统实施的全局状态管理器(GSM)的示意图。具体实施方式提供所有上述特征和下面的描述以帮助本公开的理解。即，本公开不应该被解释为限制于这里阐述的“示例”实施例，并且可以以不同形式实施。下面的实施例仅是用于充分公开本专利技术的示例，并被描述以将本专利技术构思提供给本领域技术人员。因此，如果存在实施本公开的组件的许多方式，那么将被理解的是，可用任意一种方式或者它的任意一种相似事物来实施本公开。在本公开中，如果提到任何配置包括/包含特定组件或者任何过程包括/包含特定操作，那么这意味着可进一步包括其他组件或者其他操作。即，这里使用的术语仅意图描述具体的示例实施例，不意图限制本公开的范围。此外，描述的示例包括它们的补充实施例，其中，提供所述描述的示例以帮助对本公开的理解。这里使用的术语具有本领域技术人员通常理解的含义。通用术语将被解释为具有与本公开的上下文中一致的含义。另外，除非这里明确地如此定义，否则不应该以过于理想或正式的意义来解释这里使用的术语。描述了可采用多种不同类型的地址空间和地址空间活动的快速有效的多模存储方法。在一些实施例中，多模选择性底层暴露(multimodeselectiveunderlyingexposure,SUE)存储装置能够使存储装置的一些底层方面选择性暴露而不暴露其他底层方面。多模存储和SUE方法可在限制可管理的范围的复杂度的同时改善性能。在一些示例性实施方式中，可本文档来自技高网...

【技术保护点】
一种用于将用户数据映射到选择性底层暴露地址空间的设备，所述设备包括：存储器，存储计算机指令；以及处理器，执行计算机指令以组合来自多个逻辑寻址的块的第一用户数据，以生成与多个芯片中的每个芯片上的各物理块的各物理页对应的选择性底层暴露页，并且在存储装置的逻辑地址空间中存储使第一用户数据与选择性底层暴露页关联的映射信息，其中，多个芯片中的每个包括在存储装置中作为一个单元共同管理的存储单元的对应的物理块。

【技术特征摘要】
2015.11.13 US 14/941,5171.一种用于将用户数据映射到选择性底层暴露地址空间的设备，所述设备包括：存储器，存储计算机指令；以及处理器，执行计算机指令以组合来自多个逻辑寻址的块的第一用户数据，以生成与多个芯片中的每个芯片上的各物理块的各物理页对应的选择性底层暴露页，并且在存储装置的逻辑地址空间中存储使第一用户数据与选择性底层暴露页关联的映射信息，其中，多个芯片中的每个包括在存储装置中作为一个单元共同管理的存储单元的对应的物理块。2.根据权利要求1所述的设备，其中，为了组合来自所述多个逻辑寻址的块的第一用户数据以生成选择性底层暴露页，处理器还执行计算机指令以：将逻辑寻址的块的组的第二用户数据集合在选择性底层暴露可寻址单元中；生成对应于选择性底层暴露可寻址单元的标头；将选择性底层暴露可寻址单元的至少一部分和标头放置在存储装置传输块中，其中，标头包括与用于促进回收过程或数据收集过程的第二用户数据关联的信息，所述多个逻辑寻址的块包括逻辑寻址的块的组，第一用户数据包括第二用户数据。3.根据权利要求2所述的设备，其中，为了组合来自所述多个逻辑寻址的块的第一用户数据以生成选择性底层暴露页，处理器还执行计算机指令以：对第二用户数据执行数据压缩算法；并将多个另外的选择性底层暴露可寻址单元和对应的标头放置在存储装置传输块中。4.根据权利要求3所述的设备，其中，为了组合来自所述多个逻辑寻址的块的第一用户数据以生成选择性底层暴露页，处理器还执行计算机指令以将整数数量的存储装置传输块结合在选择性底层暴露页中。5.一种用于将用户数据映射至选择性底层暴露地址空间中的方法，所述方法包括下述步骤：使用处理器组合来自多个逻辑寻址的块的第一用户数据，以生成与多个芯片中的每个芯片上的各物理块的各物理页对应的选择性底层暴露页，其中，所述多个芯片中的每个芯片包括在存储装置中作为一个单元共同管理的存储单元的对应的物理块；把使第一用户数据与选择性底层暴露页关联的映射信息存储在存储装置的逻辑地址空间中。6.根据权利要求5所述的方法，其中，组合来自所述多个逻辑寻址的块以生成选择性底层暴露页的步骤包括：将来自逻辑寻址的块的组的第二用户数据集合在选择性底层暴露可寻址单元中；生成对应于选择性底层暴露可寻址单元的标头；以及在存储装置传输块中放置选择性底层暴露可寻址单元的至少一部分和标头，其中，标头包括与用于促进回收过程或数据收集过程的第二用户数据关联的信息，所述多个逻辑寻址的块包括逻辑寻址的块的组，第一用户数据包括第二用户数据。7.根据权利要求6所述的方法，其中，组合来自所述多个逻辑寻址的块以生成选择性底层暴露页的步骤包括：对第二用户数据执行数据压缩算法。8.根据权利要求7所述的方法，其中，组合来自所述多个逻辑寻址的块的第一用户数据以生成选择性底层暴露页的步骤还包括：在存储装置传输块中放置多个另外的选择性底层暴露可寻址单元和对应的标头。9.根据权利要求6所述的方法，其中，组合来自所述多个逻辑寻址的块的第一用户数据以生成选择性底层暴露页的步骤还包括：包括源于存储装置传输块和连续...

【专利技术属性】
技术研发人员：安德鲁·汤姆林，贾斯丁·琼斯，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR