具有调度单元的微控制器制造技术

一种微控制器具有中央处理单元CPU、多个外围装置及可编程调度器单元，所述可编程调度器单元具有：定时器，其由独立时钟信号定时；比较器，其与所述定时器的定时器寄存器耦合且具有产生输出信号的输出；事件寄存器，其与所述比较器耦合；差量时间寄存器；及算术逻辑单元，其受所述比较器的所述输出信号控制且具有第一输入及第二输入以及输出，其中所述第一输入与所述定时器寄存器或所述事件寄存器耦合，且所述第二输入与所述差量时间寄存器耦合，且所述输出与所述事件寄存器耦合。

Microcontroller with scheduling unit

A micro controller has a central processing unit CPU, a peripheral device and a programmable scheduler unit, the unit has a programmable scheduler timer, the independent clock signal timing; comparator, with the timer timer register is coupled with the output to produce an output signal; the comparator event register, and the coupling; differential time register; and the arithmetic logic unit, the comparator output by the control signal and has a first input and two input and output, wherein the first input and the timer registers or the event register is coupled, and the second input and the differential time register the coupling, and the output register is coupled with the event.

【技术实现步骤摘要】
【国外来华专利技术】具有调度单元的微控制器
本申请案的
涉及微控制器，特定来说，涉及一种在微控制器内的事件产生系统。
技术介绍
微控制器通常包括用于形成可应用于多种应用中的芯片上系统的微处理器、存储器及多个外围装置。最常见的外围装置中的一者为可用于产生中断信号(例如)以形成实时操作系统(RTOS)中的调度器的定时器单元。然而，这些定时器及其可产生的信号的功能性受到限制。因此，需要一种改进型微控制器。
技术实现思路
根据一实施例，一种微控制器可包括中央处理单元(CPU)；多个外围装置；及可编程调度器单元，所述可编程调度器单元包括：定时器，其由独立时钟信号定时；比较器，其与所述定时器的定时器寄存器耦合且具有产生输出信号的输出；事件寄存器，其与所述比较器耦合；差量时间寄存器；及算术逻辑单元，其受所述比较器的所述输出信号控制且包括第一输入及第二输入以及输出，其中所述第一输入与所述定时器寄存器或所述事件寄存器耦合，且所述第二输入与所述差量时间寄存器耦合，且所述输出与所述事件寄存器耦合。根据另一实施例，所述微控制器可进一步包括事件逻辑单元，所述事件逻辑单元接收所述比较器的所述输出信号且控制所述算术逻辑单元及所述事件寄存器。根据另一实施例，所述微控制器可进一步包括多个差量时间寄存器。根据另一实施例，所述多个差量时间寄存器可布置为序列缓冲器。根据另一实施例，所述序列缓冲器可为循环序列缓冲器，其可经控制以按循环方式、在单个序列中或以预定次数输出所述差量时间寄存器的内容。根据另一实施例，所述微控制器可进一步包括数据格式化单元，所述数据格式化单元与所述定时器寄存器及所述差量时间寄存器中的至少一者耦合，其中所述数据格式化单元可操作以将绝对时间值转换成相对时间值。根据另一实施例，所述微控制器可进一步包括校准单元，所述校准单元与所述定时器寄存器的预定义数目个位耦合且可操作以盖写所述定时器寄存器中的所述预定义数目个位。根据另一实施例，所述校准单元可周期性地盖写所述定时器寄存器位。根据另一实施例，所述时钟选择单元可操作以在由至少一个外围定时器单元产生的多个时钟信号之间选择。根据另一实施例，所述微控制器可进一步包括时钟选择单元，所述时钟选择单元可操作以在内部时钟信号与外部时钟信号之间选择。根据另一实施例，所述事件逻辑单元可进一步接收所述序列缓冲器的输出信号，其中所述事件逻辑单元产生多个输出信号。根据另一实施例，所述序列缓冲器的所述输出信号可指示序列位置。根据另一实施例，来自所述事件逻辑单元的输出信号可为中断信号。根据另一实施例，来自所述事件逻辑单元的输出信号可为具有预定义脉冲宽度的脉冲信号。根据另一实施例，来自所述事件逻辑单元的输出信号可馈送到时钟控制单元以启用预定时钟源。根据另一实施例，所述微控制器可进一步包括事件分发单元，所述事件分发单元从所述事件逻辑单元接收所述多个输出信号且产生馈送到所述CPU及至少一个外围装置中的至少一者的输出信号。根据另一实施例，所述微控制器可进一步包括与所述事件分发单元耦合的系统电力控制单元。根据另一实施例，所述微控制器可为电池操作的。根据另一实施例，所述微控制器可进一步包括用于对所述可编程调度器单元进行编程的多个特殊功能寄存器。根据另一实施例，所述定时器寄存器及所述事件寄存器可经配置以存储UNIX时间格式。根据另一实施例，所述算术逻辑单元可为加法器。根据另一实施例，一种操作包括中央处理器单元(CPU)、多个外围装置及可编程调度器单元的微控制器的方法可包括：将时间值编程到定时器的定时器寄存器中；定时所述定时器；比较事件寄存器与所述定时器寄存器；其中如果所述事件寄存器匹配所述定时器寄存器，那么所述调度器单元自动产生事件且将所述时间值或新时间值添加到所述事件寄存器。根据所述方法的另一实施例，编程所述时间值的步骤可通过接收相对时间或绝对时间且格式化所述时间以形成所述时间值而执行。根据所述方法的另一实施例，一事件可将所述CPU从睡眠模式唤醒。根据所述方法的另一实施例，事件可将外围装置从睡眠模式唤醒达预定时间，同时CPU保持处于睡眠模式。根据所述方法的另一实施例，在所述预定时间期间，外围装置可产生用于唤醒所述CPU的信号。根据所述方法的另一实施例，可在循序缓冲器内编程多个时间值。根据所述方法的另一实施例，序列缓冲器可为循环序列缓冲器。根据所述方法的另一实施例，所述循序缓冲器可操作以受到控制以按循环方式、在单个序列中或以预定次数输出所述时间值。根据所述方法的另一实施例，所述定时器寄存器及所述事件寄存器可存储呈UNIX时间格式的值。根据所述方法的另一实施例，所述方法可进一步包括通过校准单元而周期性地校准所述定时器寄存器。根据所述方法的另一实施例，可在内部时钟信号与外部时钟信号之间选择对所述定时器寄存器的定时。根据所述方法的另一实施例，所述方法可进一步包括处理所述事件以产生多个输出信号。根据所述方法的另一实施例，为了处理所述事件，可考虑所述序列缓冲器的序列位置。根据所述方法的另一实施例，来自所述多个输出信号的输出信号可为中断信号。根据所述方法的另一实施例，来自所述多个输出信号的输出信号可为具有预定义脉冲宽度的脉冲信号。根据所述方法的另一实施例，产生所述事件可包括将多个输出信号分发到所述CPU及所述至少一个外围装置中的至少一者。根据所述方法的另一实施例，所述多个输出信号中的至少一个信号可馈送到系统电力控制单元。根据所述方法的另一实施例，所述多个输出信号中的至少一个信号可馈送到时钟控制单元以启用预定时钟源。所属领域的技术人员将从下文图式、描述及权利要求书容易明白本揭示内容的其它技术优点。本申请案的各种实施例仅可获得所陈述的优点的子集。且无一优点对所述实施例而言是至关重要的。附图说明可通过参考结合随附图式阅读的下文描述而获得对本揭示内容及其优点的更完全了解，其中相同参考数字指示相同特征，且其中：图1为展示根据一实施例的微控制器的框图；图2展示实时时钟及调度器单元的实施例；图3展示实时时钟及调度器单元的另一更详细实施例；以及图4展示事件/中断分发单元的实施例。具体实施方式特定来说，电池操作的微控制器(MCU)应用可能需要最小化软件中的计算时间偏移所花的时间。具有备用电源模式的AC干线电力应用可具有相似要求。多数电池操作或备用功能应用将MCU及(任选的)其它组件置于断电(睡眠)模式以最小化电力消耗。在此睡眠模式中，MCU必须以周期性间隔唤醒以执行特定任务。这些任务可能包含读取传感器，检查通信端口以发现活动，接通外围装置以为未来操作做准备等。这些事件可依不同间隔发生。在常规装置处于睡眠模式中时，所述装置使用根据其自身的振荡器操作的定时器电路。应用软件必须花时间计算时间偏移以调度下一所要唤醒时间。计算时间偏移所花的时间增加了MCU觉醒的时间，从而增大总电力消耗且缩短电池寿命。为此，常规MCU具有经设计以在芯片的其余部分处于断电状态时操作的一般定时器及振荡器电路。这些电路允许MCU维持计时功能性且周期性地唤醒MCU使得其可执行软件任务。根据各种实施例，可避免此额外电力消耗，以及提供其它益处。图1展示根据一实施例的微控制器100的框图。为了更好地概述，图1仅展示组件之间的特定连接。取决于相应功能性，每一连接可代表单个或多个连接线。所属领域的技本文档来自技高网...

【技术保护点】
一种微控制器，其包括：中央处理单元CPU；多个外围装置；以及可编程调度器单元，其包括：定时器，其由独立时钟信号定时；比较器，其与所述定时器的定时器寄存器耦合且具有产生输出信号的输出；事件寄存器，其与所述比较器耦合；多个差量时间寄存器，其被布置为序列缓冲器；算术逻辑单元，其受所述比较器的所述输出信号控制且包括第一输入及第二输入以及输出，其中所述第一输入与所述定时器寄存器或所述事件寄存器耦合，且所述第二输入与所述差量时间寄存器耦合，且所述输出与所述事件寄存器耦合；以及事件逻辑单元，其接收所述比较器的所述输出信号及所述序列缓冲器的输出信号且控制所述算术逻辑单元及所述事件寄存器，其中所述序列缓冲器的输出信号指示序列位置且所述序列位置被考虑以处理事件，其中所述事件逻辑单元经配置以产生多个输出信号。

【技术特征摘要】
【国外来华专利技术】2011.09.28 US 13/247,4891.一种微控制器，其包括：中央处理单元CPU；多个外围装置；以及可编程调度器单元，其包括：定时器，其由独立时钟信号定时；比较器，其与所述定时器的定时器寄存器耦合且具有产生输出信号的输出；事件寄存器，其与所述比较器耦合；多个差量时间寄存器，其被布置为序列缓冲器；算术逻辑单元，其受所述比较器的所述输出信号控制且包括第一输入及第二输入以及输出，其中所述第一输入与所述定时器寄存器或所述事件寄存器耦合，且所述第二输入与所述差量时间寄存器耦合，且所述输出与所述事件寄存器耦合；以及事件逻辑单元，其接收所述比较器的所述输出信号及所述序列缓冲器的输出信号且控制所述算术逻辑单元及所述事件寄存器，其中所述序列缓冲器的输出信号指示序列位置且所述序列位置被考虑以处理事件，其中所述事件逻辑单元经配置以产生多个输出信号。2.根据权利要求1所述的微控制器，其中当所述比较器检测到所述事件寄存器与所述定时器寄存器的匹配，所述算术逻辑单元经控制以执行在所述第一输入及第二输入接收的数据的算数功能及存储在所述事件寄存器中的结果值。3.根据权利要求1所述的微控制器，其中所述序列缓冲器为循环序列缓冲器，所述循环序列缓冲器可经控制以按循环方式、在单个序列中或以预定次数输出所述差量时间寄存器的内容。4.根据权利要求1所述的微控制器，其进一步包括数据格式化单元，所述数据格式化单元与所述定时器寄存器及所述差量时间寄存器中的至少一者耦合，其中所述数据格式化单元可操作以将绝对时间值转换成相对时间值。5.根据权利要求1所述的微控制器，其进一步包括校准单元，所述校准单元与所述定时器寄存器的预定义数目个位耦合且可操作以盖写所述定时器寄存器中的所述预定义数目个位。6.根据权利要求5所述的微控制器，其中所述校准单元周期性地盖写所述定时器寄存器位。7.根据权利要求1所述的微控制器，其进一步包括时钟选择单元，其中所述时钟选择单元可操作以在由至少一个外围定时器单元产生的多个时钟信号之间选择。8.根据权利要求1所述的微控制器，其进一步包括时钟选择单元，所述时钟选择单元可操作以在内部时钟信号与外部时钟信号之间选择。9.根据权利要求1所述的微控制器，其中来自所述事件逻辑单元的输出信号为中断信号。10.根据权利要求1所述的微控制器，其中来自所述事件逻辑单元的输出信号为具有预定义脉冲宽度的脉冲信号。11.根据权利要求1所述的微控制器，其中来自所述事件逻辑单元的输出信号被馈送到时钟控制单元以启用预定时钟源。12.根据权利要求1所述的微控制器，其进一步包括事件分发单元，所述事件分发单元从所述事件逻辑单元接收所述多个输出信号且产生馈...

【专利技术属性】
技术研发人员：斯蒂芬·鲍林，伊戈尔·沃耶沃达，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国,US