一种阵列基板、显示装置及阵列基板的制作方法制造方法及图纸

本发明专利技术涉及显示技术领域，公开了一种阵列基板、显示装置及阵列基板的制作方法，以提高产品的良品率和可靠性。该阵列基板包括多个栅极焊垫，每一个栅极焊垫包括：位于衬底基板之上的栅极层，位于所述栅极层之上的栅极绝缘层，位于所述栅极绝缘层之上的第一透明导电层，位于所述第一透明导电层之上的钝化层，以及位于所述钝化层之上的第二透明导电层，其中，所述栅极层包括栅极焊接区域；所述栅极绝缘层开设有位于所述栅极焊接区域上方的至少一个第一过孔；所述第一透明导电层通过每一个第一过孔与所述栅极焊接区域导电接触；所述钝化层开设有至少一个第二过孔，所述第二透明导电层通过每一个第二过孔与所述第一透明导电层导电接触。

Array substrate, display device and method for manufacturing array substrate

The invention relates to the field of display technology, and discloses an array substrate, a display device and a method for manufacturing an array substrate to improve the yield and reliability of the product. The array substrate includes a plurality of gate pads, each gate pad includes a substrate layer located above the gate, the gate layer is positioned on the gate insulating layer on the gate insulating layer on the first transparent conductive layer, a passivation layer disposed on the first transparent conductive layer on, and in second the passivation layer on the transparent conductive layer, wherein the gate layer includes a gate welding area; the gate insulating layer is arranged at the gate welding area above the at least one first through hole; the first transparent conductive layer through each of the first through hole and the gate electrode welding the conductive contact region; the passivation layer is provided with at least a second hole, the second transparent conductive layer through each of the second holes and the first transparent conductive layer electrically conductive contact.

【技术实现步骤摘要】
一种阵列基板、显示装置及阵列基板的制作方法
本专利技术涉及显示
，特别是涉及一种阵列基板、显示装置及阵列基板的制作方法。
技术介绍
目前，阵列基板作为液晶显示装置的重要元器件，在模组组装、环境模拟试验等过程中，需要通过其栅极焊垫和源漏极焊垫对阵列基板进行扫描信号和数据信号的测试，以保障其电学特性的可靠性。如图1所示，现有的阵列基板的栅极焊垫通常依次包括：位于衬底基板上的栅极层10、栅极绝缘层11、源漏极层13、钝化层14以及第二透明导电层15，其中，栅极层10包括焊接区域，源漏极层13包括位于焊接区域上方的源漏极，栅极绝缘层11包括使第二透明导电层15与焊接区域导电接触的焊垫过孔111’，钝化层14包括使第二透明导电层15与源漏极导电接触的钝化层过孔141’。由图中可以看出，在液晶显示装置的制作和运输过程中，电解液极易通过焊垫过孔111’处的第二透明导电层渗透至栅极层的焊接区域并腐蚀栅极层，进而影响阵列基板的栅极焊垫的电学性能，导致产品的可靠性降低甚至失效，尤其当第二透明导电层为氧化铟锡层时，由于氧化铟锡层自身的孔隙较大，致密性较差，上述缺陷更加严重。
技术实现思路
本专利技术提供了一种阵列基板、显示装置及阵列基板的制作方法，用以提高产品的良品率和可靠性。本专利技术提供的阵列基板，包括多个栅极焊垫，每一个所述栅极焊垫包括：位于衬底基板之上的栅极层，位于所述栅极层之上的栅极绝缘层，位于所述栅极绝缘层之上的第一透明导电层，位于所述第一透明导电层之上的钝化层，以及位于所述钝化层之上的第二透明导电层，其中，所述栅极层包括栅极焊接区域；所述栅极绝缘层开设有位于所述栅极焊接区域上方的至少一个第一过孔；所述第一透明导电层通过每一个第一过孔与所述栅极焊接区域导电接触；所述钝化层开设有至少一个第二过孔，所述第二透明导电层通过每一个第二过孔与所述第一透明导电层导电接触。在本专利技术技术方案中，由于阵列基板的第二透明导电层通过位于栅极绝缘层上方的第一透明导电层与栅极焊接区域导电接触，而未直接与栅极焊接区域导电接触，因此，即使电解液穿过第二过孔处的第二透明导电层和第一透明导电层出现渗透，第一透明导电层下方的栅极绝缘层能够有效地防止电解液进一步渗透至栅极层而引起栅极层的腐蚀，从而有效地防止了栅极焊垫的腐蚀情况发生，进而提高产品的良品率和可靠性。进一步的，所述栅极焊垫为集成电路的栅极焊垫，所述集成电路的栅极焊垫还包括位于所述第一透明导电层与所述钝化层之间且包括位于所述栅极焊接区域上方的源漏极的源漏极层，所述至少一个第二过孔未露出所述源漏极层。优选的，该阵列基板还包括多个源漏极焊垫，每一个所述源漏极焊垫包括：位于所述栅极绝缘层之上的第一透明导电层，位于所述第一透明导电层之上的源漏极层，位于所述源漏极层之上的钝化层，以及位于所述钝化层之上的第二透明导电层，其中，所述源漏极层包括源漏极焊接区域，所述钝化层开设有至少一个未露出所述源漏极层的第三过孔，所述第二透明导电层通过每一个所述第三过孔与所述第一透明导电层导电接触。优选的，所述第一透明导电层包括氧化铟锡层，和/或，所述第二透明导电层包括氧化铟锡层。本专利技术还提供了一种显示装置，包括：前述任一技术方案所述的阵列基板。由于本显示装置中阵列基板的栅极焊垫中的第二透明导电层通过位于栅极绝缘层上方的第一透明导电层与栅极焊接区域导电接触，而未直接与栅极焊接区域导电接触，能够有效地防止阵列基板上各个栅极焊垫的腐蚀情况发生，所以该显示装置的良品率和可靠性较高。本专利技术还提供一种显示面板的制作方法，包括：在衬底基板上形成包括栅极焊接区域的栅极层的图形；在所述栅极层的图形之上形成包括位于所述栅极焊接区域上方的至少一个第一过孔的栅极绝缘层的图形；在所述栅极绝缘层的图形之上形成通过每一个第一过孔与所述栅极焊接区域导电接触的第一透明导电层的图形；在所述第一透明导电层的图形之上形成包括至少一个第二过孔的钝化层的图形；在所述钝化层的图形之上形成通过每一个第二过孔与所述第一透明导电层导电接触的第二透明导电层的图形。附图说明图1为现有技术阵列基板的剖面结构示意图；图2为本专利技术阵列基板一实施例靠近集成电路区域的俯视结构示意图；图3为图2示出的阵列基板中A处一实施例的剖面结构放大示意图；图4为图2示出的阵列基板中A处另一实施例的剖面结构放大示意图；图5为本专利技术阵列基板一实施例远离集成电路区域的俯视结构示意图；图6为图5示出的阵列基板的剖面结构放大示意图；图7为图2示出的阵列基板中B处一实施例的剖面结构放大示意图；图8为本专利技术一实施例阵列基板的制作方法的流程示意图。附图标记：10-栅极层11-栅极绝缘层111-第一过孔12-第一透明导电层13-源漏极层14-钝化层141-第二过孔142-第三过孔15-第二透明导电层16-集成电路111’-焊垫过孔141’-钝化层过孔具体实施方式为了提高产品的良品率和可靠性，本专利技术实施例提供了一种阵列基板、显示装置及阵列基板的制作方法。在该阵列基板中，栅极焊垫由下至上依次包括：位于衬底基板之上的包括栅极焊接区域的栅极层、栅极绝缘层、第一透明导电层、钝化层，以及、第二透明导电层，栅极绝缘层开设有位于栅极焊接区域上方且使第一透明导电层与栅极焊接区域导电接触的至少一个第一过孔；钝化层开设有至少一个使第二透明导电层与第一透明导电层导电接触的第二过孔。第二透明导电层通过位于栅极绝缘层上方的第一透明导电层与栅极焊接区域导电接触，而未直接与栅极焊接区域导电接触，能够有效地防止阵列基板上各个栅极焊垫的腐蚀情况发生，从而提高产品的良品率和可靠性。以下将结合附图具体说明本专利技术各实施例提供的技术方案。需要说明的是，本专利技术附图中所示的各功能膜层之间的相对距离或厚度等特征不代表真实的距离和厚度，仅是用于说明本专利技术，不用于限制本专利技术。如图2～图6所示，其中，图2为本专利技术阵列基板一实施例靠近集成电路区域的俯视结构示意图；图3为图2示出的阵列基板中A处一实施例的剖面结构放大示意图；图4为图2示出的阵列基板中A处另一实施例的剖面结构放大示意图；图5为本专利技术阵列基板一实施例远离集成电路区域的俯视结构示意图；图6为图5示出的阵列基板的剖面结构放大示意图。本专利技术第一实施例所提供的阵列基板，包括多个栅极焊垫，每一个栅极焊垫包括：位于衬底基板之上的栅极层10，位于栅极层10之上的栅极绝缘层11，位于栅极绝缘层11之上的第一透明导电层12，位于第一透明导电层12之上的钝化层14，以及位于钝化层14之上的第二透明导电层15，其中，栅极层10包括栅极焊接区域；栅极绝缘层11开设有位于栅极焊接区域上方的至少一个第一过孔111；第一透明导电层12通过每一个第一过孔111与栅极焊接区域导电接触；钝化层14开设有至少一个第二过孔141，第二透明导电层15通过每一个第二过孔141与第一透明导电层12导电接触。本实施例提供的阵列基板中，栅极绝缘层11开设有位于栅极焊接区域上方的至少一个第一过孔111，第一过孔111露出部分栅极焊接区域，使得第一透明导电层12通过第一过孔111与栅极焊垫的栅极焊接区域导电接触；钝化层14开设有至少一个第二过孔141，第二透明导电层15通过第二过孔141与位于栅极绝缘层11上的第一透明导电层12导电接触，即钝化层14开设的第二本文档来自技高网...

【技术保护点】
一种阵列基板，包括多个栅极焊垫，其特征在于，每一个所述栅极焊垫包括：位于衬底基板之上的栅极层，位于所述栅极层之上的栅极绝缘层，位于所述栅极绝缘层之上的第一透明导电层，位于所述第一透明导电层之上的钝化层，以及位于所述钝化层之上的第二透明导电层，其中，所述栅极层包括栅极焊接区域；所述栅极绝缘层开设有位于所述栅极焊接区域上方的至少一个第一过孔；所述第一透明导电层通过每一个第一过孔与所述栅极焊接区域导电接触；所述钝化层开设有至少一个第二过孔，所述第二透明导电层通过每一个第二过孔与所述第一透明导电层导电接触；所述阵列基板还包括：多个源漏极焊垫，每一个所述源漏极焊垫包括：位于所述栅极绝缘层之上的第一透明导电层，位于所述第一透明导电层之上的源漏极层，位于所述源漏极层之上的钝化层，以及位于所述钝化层之上的第二透明导电层，其中，所述源漏极层包括源漏极焊接区域，所述钝化层开设有至少一个未露出所述源漏极层的第三过孔，所述第二透明导电层通过每一个所述第三过孔与所述第一透明导电层导电接触。

【技术特征摘要】
1.一种阵列基板，包括多个栅极焊垫，其特征在于，每一个所述栅极焊垫包括：位于衬底基板之上的栅极层，位于所述栅极层之上的栅极绝缘层，位于所述栅极绝缘层之上的第一透明导电层，位于所述第一透明导电层之上的钝化层，以及位于所述钝化层之上的第二透明导电层，其中，所述栅极层包括栅极焊接区域；所述栅极绝缘层开设有位于所述栅极焊接区域上方的至少一个第一过孔；所述第一透明导电层通过每一个第一过孔与所述栅极焊接区域导电接触；所述钝化层开设有至少一个第二过孔，所述第二透明导电层通过每一个第二过孔与所述第一透明导电层导电接触；所述阵列基板还包括：多个源漏极焊垫，每一个所述源漏极焊垫包括：位于所述栅极绝缘层之上的第一透明导电层，位于所述第一透明导电层之上的源漏极层，位于所述源漏极层之上的钝化层，以及位于所述钝化层之上的第二透明导电层，其中，所述源漏极层包括源漏极焊接区域，所述钝化层开设有至少一个未露出所述源漏极层的第三过孔，所述第二透明导电层通过每一个所述第三过孔与所述第一透明导电层导电接触。2.如权利要求1所述的阵列基板，其特征在于，所述栅极焊垫为集成电路的栅极焊垫，所述集成电路的栅极焊垫还包括位于所述第一透明导电层与所述钝化层之间且包括位于所述栅极焊接区域上方的源漏极的源漏极层，所述至少一个第二过孔未露出所述源漏极层。3.如权利要求1或2所述的阵列基板，其特征在于，所述第一透明导电层包括氧化铟锡层，...

【专利技术属性】
技术研发人员：李卿硕，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京,11