鳍式场效应晶体管的形成方法技术

一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；在半导体衬底表面形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀半导体衬底，形成鳍部；在半导体衬底表面形成伪栅，所述伪栅横跨并覆盖鳍部第一沟道区域及其顶部的硬掩膜层；在伪栅两侧形成覆盖鳍部的源极和漏极的介质层；去除伪栅，暴露出鳍部的第一沟道区域及其顶部的硬掩膜层；刻蚀所述第一沟道区域，使其宽度减小，形成第二沟道区域；形成横跨并覆盖第二沟道区域的栅极。所述鳍式场效应晶体管的形成方法，能够降低源漏的电阻，提高晶体管的驱动电流。

Method for forming fin type field effect transistor

Method includes forming a fin field effect transistor: providing a semiconductor substrate; forming a hard mask layer on the surface of the semiconductor substrate; the hard mask layer as a mask, etching the semiconductor substrate, forming a fin; forming dummy gate on a semiconductor substrate surface, a hard mask layer of the dummy gate and across the fin cover the first channel region and the top cover; the fin of the source and drain electrode formed on the dielectric layer on both sides of the dummy gate; remove the dummy gate, exposing the hard mask layer of the first fin channel region and its top; etching the first channel region, the width decreases, the formation of second channel region; forming a gate across and over second channel region. The method of forming a fin type field effect transistor can reduce the resistance of the source drain and improve the driving current of the transistor.

【技术实现步骤摘要】
鳍式场效应晶体管的形成方法
本专利技术涉及半导体
，特别涉及一种鳍式场效应晶体管的形成方法。
技术介绍
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，CriticalDimension）进一步下降时，即使采用后栅工艺制作的场效应管也已经无法满足对器件性能的需求，多栅器件获得到了广泛的关注。鳍式场效应晶体管（FinFET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的鳍部和栅极结构的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨所述鳍部14上并覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。与栅极结构12相接触的鳍部14的顶部以及两侧的侧壁构成沟道区，因此，FinFET具有多个栅，这有利于增大驱动电流，改善器件性能。但是随着鳍部尺寸的减小，鳍部两端的源漏区域面积也相应减小，导致源极和漏极的接触电阻增加，导致驱动电流下降，从而影响器件的性能。在形成技术中，形成鳍式晶体管之后会在晶体管的栅极侧壁以及源极和漏极的侧壁形成侧墙。现有的降低源极和漏极电阻的一种方法是，去除源极和漏极两侧的侧墙，然后对源极和漏极表面形成外延硅层来提高源漏区域的面积，从而降低源漏电阻。但是，这种方法，一方面，会由于底部侧墙去除不彻底，会阻碍源极和漏极表面外延层的形成，另一方面，在去除源极和漏极侧壁的侧墙同时也会去除掉栅极侧壁的部分侧墙，导致在源极、漏极和栅极表面同时形成外延层，当源极、漏极和栅极上的外延层达到一定厚度时，会造成源极、漏极和栅极之间外延层的桥连，导致源极、漏极和栅极之间短路。更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
技术实现思路
本专利技术解决的问题是提供鳍式场效应晶体管的形成方法，所述鳍式场效应晶体管的形成方法，能降低源极和漏极的电阻，提高晶体管的驱动电流。为解决上述问题，本专利技术提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；在半导体衬底表面形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀半导体衬底，形成鳍部；在半导体衬底表面形成伪栅，所述伪栅横跨并覆盖鳍部的第一沟道区域及其顶部的硬掩膜层，所述第一沟道区域位于鳍部的中部，所述第一沟道区域两侧为鳍部的源极和漏极；在伪栅两侧形成覆盖鳍部的源极和漏极的介质层，所述介质层表面与伪栅表面齐平；去除伪栅，暴露出鳍部的第一沟道区域及其顶部的硬掩膜层；刻蚀所述第一沟道区域的两侧，使其宽度减小，形成第二沟道区域；形成横跨并覆盖第二沟道区域的栅极。优选的，所述形成鳍部的方法包括：在形成硬掩膜层之后，在所述硬掩膜层的两侧形成第一侧墙，以所述硬掩膜层及其两侧的侧墙作为掩膜，刻蚀半导体衬底，形成鳍部。优选的，所述第一侧墙的材料为氮化硅、无定形碳、氮化硼、氮氧化硅、氮碳化硅或氧碳化硅。优选的，所述第一侧墙的底面宽度大于2nm。优选的，所述形成第二沟道区域的方法为：去除所述第一侧墙，然后采用湿法工艺或干法刻蚀工艺刻蚀所述第一沟道区域的两侧，使其宽度减小，所述干法刻蚀工艺以硬掩膜层为掩膜，进行垂直刻蚀。优选的，所述形成鳍部的方法包括：以所述硬掩膜层为掩膜，刻蚀所述半导体衬底形成预处理鳍部之后，再在所述预处理鳍部两侧生长外延层，形成鳍部。优选的，所述外延层为单层或多层结构。优选的，所述外延层的材料为硅、锗化硅或碳化硅。优选的，所述形成第二沟道区域的方法为：采用湿法刻蚀或干法刻蚀工艺刻蚀所述第一沟道区域的两侧，使其宽度减小，所述干法刻蚀的等离子体方向在水平面内，垂直所述第一沟道区域的侧壁。优选的，所述硬掩膜层的厚度大于10nm。优选的，所述鳍部的宽度大于30nm。优选的，所述第二沟道区域的宽度大于10nm。优选的，所述硬掩膜层的材料为氮化硅、无定形碳、氮化硼、氮氧化硅、氮碳化硅或氧碳化硅。优选的，所述伪栅的材料为多晶硅。优选的，所述介质层的材料包括氧化硅、氮化硅或氮氧化硅。优选的，还包括：在形成第二沟道区域之后，在所述介质层的朝向第二沟道区域的侧壁表面形成第二侧墙。优选的，所述第二侧墙的材料为氮化硅、无定形碳、氮化硼、氮氧化硅、氮碳化硅或氧碳化硅。优选的，所述栅极为高K金属栅极或者多晶硅栅极。与现有技术相比，本专利技术具有以下优点：本专利技术的技术方案，在半导体衬底表面形成鳍部之后，通过在鳍部的第一沟道区域形成伪栅，在伪栅两侧形成覆盖鳍部的源极和漏极的介质之后，去除伪栅，暴露出鳍部的第一沟道区域，通过刻蚀减薄第一沟道区域的宽度，形成第二沟道区域。最终形成源漏宽度大，沟道区域宽度小的鳍部。本专利技术的技术方案通过先形成宽度较大的鳍部之后，对鳍部的沟道区域进行减薄的同时通过覆盖源极和漏极的介质层对源漏进行保护从而使源漏的尺寸保持不变，所以在获得需要的沟道区域的宽度的同时，提高了源极和漏极的尺寸，有效降低晶体管源极和漏极的电阻，提高晶体管的驱动电流。进一步的，通过在预处理鳍部两侧生长外延层，从而获得宽度较大的鳍部。所述外延层可以是单层的硅、锗化硅或碳化硅，也可以具有多层结构，各层相邻单层的材料互不相同。所述外延层可以对沟道区域产生应力作用，提高沟道内载流子的迁移率。如果形成的外延层为锗化硅层，有助于提高沟道区域的张应力，提高沟道内电子的迁移率，有助于提高NMOS的性能；外延层为碳化硅层则有助于提高沟道区域的压应力，提高沟道内空穴的迁移率，有助于提高PMOS的性能。可以针对不同类型的MOS晶体管，调整外延层的结构和材料，获得合适的应力。所述技术方案，在降低源漏电阻的同时，还能提高晶体管的载流子迁移率。附图说明图1是现有的鳍式晶体管的示意图；图2至图16是本专利技术的第一实施例中形成鳍式场效应晶体管的示意图；图17至图26是本专利技术的第二实施例中形成鳍式场效应晶体管的示意图。具体实施方式如
技术介绍
中所述，现有的鳍式场效应晶体管，随着鳍部尺寸的减小，鳍部两端的源漏区域面积也相应减小，导致源漏的接触电阻增加，驱动电流会下降，从而影响器件的性能。现有技术中，一般在形成鳍式场效应晶体管之后，对源漏进行外延生长提高源漏区域的尺寸，而这种方法存在沉积质量不高、源漏和栅极之间容易短路的问题。为解决上述问题，本专利技术提出了一种形成鳍式场效应晶体管的方法，先形成尺寸较大的鳍部，再对鳍部的沟道区域的宽度进行减薄，在获得较小尺寸的沟道区域的同时获得较大尺寸的源漏区域，从而降低源极和漏极的电阻。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。所描述的实施例仅仅是本专利技术的可实施方式的一部分，而不是其全部。在详述本专利技术实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。根据所述实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本专利技术的保护范围。因此本专利技术不受下面公本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管的形成方法，其特征在于，包括：提供半导体衬底；在半导体衬底表面形成硬掩膜层；在形成硬掩膜层之后，在所述硬掩膜层的两侧形成第一侧墙，以所述硬掩膜层及其两侧的侧墙作为掩膜，刻蚀半导体衬底，形成鳍部；或者以所述硬掩膜层为掩膜，刻蚀所述半导体衬底形成预处理鳍部之后，再在所述预处理鳍部两侧生长外延层，形成鳍部；在半导体衬底表面形成伪栅，所述伪栅横跨并覆盖鳍部的第一沟道区域及其顶部的硬掩膜层，所述第一沟道区域位于鳍部的中部，所述第一沟道区域两侧为鳍部的源极和漏极；在伪栅两侧形成覆盖鳍部的源极和漏极的介质层，所述介质层表面与伪栅表面齐平；去除伪栅，暴露出鳍部的第一沟道区域及其顶部的硬掩膜层；刻蚀所述第一沟道区域的两侧，使其宽度减小，形成第二沟道区域，所述第二沟道区域的宽度与硬掩膜层的宽度相同；形成横跨并覆盖第二沟道区域的栅极；所述形成方法还包括：在形成第二沟道区域之后，在所述介质层的朝向第二沟道区域的侧壁表面形成第二侧墙。

【技术特征摘要】
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：提供半导体衬底；在半导体衬底表面形成硬掩膜层；在形成硬掩膜层之后，在所述硬掩膜层的两侧形成第一侧墙，以所述硬掩膜层及其两侧的侧墙作为掩膜，刻蚀半导体衬底，形成鳍部；或者以所述硬掩膜层为掩膜，刻蚀所述半导体衬底形成预处理鳍部之后，再在所述预处理鳍部两侧生长外延层，形成鳍部；在半导体衬底表面形成伪栅，所述伪栅横跨并覆盖鳍部的第一沟道区域及其顶部的硬掩膜层，所述第一沟道区域位于鳍部的中部，所述第一沟道区域两侧为鳍部的源极和漏极；在伪栅两侧形成覆盖鳍部的源极和漏极的介质层，所述介质层表面与伪栅表面齐平；去除伪栅，暴露出鳍部的第一沟道区域及其顶部的硬掩膜层；刻蚀所述第一沟道区域的两侧，使其宽度减小，形成第二沟道区域，所述第二沟道区域的宽度与硬掩膜层的宽度相同；形成横跨并覆盖第二沟道区域的栅极；所述形成方法还包括：在形成第二沟道区域之后，在所述介质层的朝向第二沟道区域的侧壁表面形成第二侧墙。2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的材料为氮化硅、无定形碳、氮化硼、氮氧化硅、氮碳化硅或氧碳化硅。3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的底面宽度大于2nm。4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述刻形成第二沟道区域的方法为：去除所述第一侧墙，然后采用湿法工艺或干法刻蚀工艺刻蚀所述第一沟道区域的两侧，使其宽度减小，所述干法刻蚀工艺以硬掩膜层为掩膜...

【专利技术属性】
技术研发人员：鲍宇，洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海,31