半导体栅堆叠结构及其形成方法技术

本发明专利技术公开了一种半导体栅堆叠结构及其形成方法，其中形成方法包括以下步骤：提供顶部具有Ge层的衬底；在Ge层之上形成牺牲金属层，其中，Ge与牺牲金属层之间的界面为Ge与金属的合金层；去除牺牲金属层以暴露合金层；对合金层进行氧化处理，以形成掺有金属氧化物的GeO

Semiconductor grid stack structure and method of forming the same

The invention discloses a semiconductor structure and a method of forming a gate stack, which method comprises the following steps: providing a substrate with a Ge top layer; forming a sacrificial metal layer above the Ge layer, in which, between the Ge and the sacrificial metal layer interface for Ge alloy layer and metal; removing the sacrificial layer to expose the metal alloy layer; the alloy layer was oxidized to form, doped with metal oxides GeO

【技术实现步骤摘要】
半导体栅堆叠结构及其形成方法
本专利技术涉及半导体制造领域，具体涉及一种半导体栅堆叠结构及其形成方法。
技术介绍
半导体Ge具有较高的电子和空穴迁移率，有望代替Si以实现极小尺寸的高性能晶体管。然而对于Ge基的金属-氧化物-半导体场效应晶体管（MOSFET），栅堆叠结构性能的优化一直是一个关键技术问题。为了实现更强的栅极对沟道的控制能力以抑制小尺寸器件的短沟道效应，器件栅堆叠结构的等效氧化层厚度应不断减小，因此在保证栅堆叠结构有较低的泄漏电流的前提下，Ge基器件应采用高介电常数的介质（高k介质）来减小栅堆叠结构的等效氧化层厚度。一般而言Ge与高k介质的界面特性较差，表现为有较高的界面态密度和较大的泄漏电流密度等。因此，Ge表面的界面钝化问题是实现高性能Ge基MOS器件的关键。Ge的自然氧化物GeO2被许多研究者认为是比较理想的界面钝化层，和传统Si/SiO2界面系统类似，Ge/GeO2界面具有较低的界面态密度，可以提高器件载流子的有效迁移率。但是GeO2的介电常数不高（约5～6），不能实现较小的等效氧化层厚度，不适用于极小尺寸下的Ge基MOSFET器件。因而通常先在Ge表面制备一层超薄的GeO2层来实现界面钝化，再在GeO2层之上形成其他高k介质，然后加上栅电极以形成栅堆叠结构。然而这种方法仍然难以完全克服GeO2介质层介电常数不高带来的影响，仍难以实现应用于极小尺寸器件的超薄的等效氧化层厚度。
技术实现思路
本专利技术旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的技术选择。为此，本专利技术的一个目的在于提出一种减小半导体栅堆叠结构等效氧化层厚度的方法。根据本专利技术实施例的半导体栅堆叠结构的形成方法，包括以下步骤：提供顶部具有Ge层的衬底；在所述Ge层之上形成牺牲金属层，其中，所述Ge与所述牺牲金属层之间的界面为Ge与金属的合金层；去除所述牺牲金属层以暴露所述合金层；对所述合金层进行氧化处理，以形成掺有金属氧化物的GeO2的介质层；以及在所述介质层之上形成栅电极。根据本专利技术实施例的半导体栅堆叠结构的形成方法，首先在Ge表面上形成并且暴露出Ge与金属的合金层，然后对该合金层进行氧化处理转变为掺入金属氧化物的GeO2的介质层。该掺入金属氧化物的GeO2的介质层和单纯的GeO2介质层相比，具有更高的介电常数，且能保证和GeO2介质层相当的界面钝化效果，例如相当的界面态密度和相当的栅堆叠泄漏电流等。本方法还具有简便易行的优点。在本专利技术的一个实施例中，还包括步骤：在所述介质层和所述栅电极之间插入高k材料层。在本专利技术的一个实施例中，所述牺牲金属层发生氧化反应的活化能小于Ge发生氧化反应的活化能，且所述金属氧化物的介电常数大于GeO2的介电常数。在本专利技术的一个实施例中，所述牺牲金属层为钇、钪、镧或铝中的一种或多种的组合。在本专利技术的一个实施例中，在去除所述牺牲金属层之前，还包括步骤：通过退火处理强化所述合金层。在本专利技术的一个实施例中，所述氧化处理为：置于含氧的原子、分子、离子或等离子体的气氛中进行退火氧化。在本专利技术的一个实施例中，所述退火氧化的温度为100-500℃。在本专利技术的一个实施例中，所述氧化处理为：置于氧化性溶液中进行湿化学氧化。在本专利技术的一个实施例中，利用对所述合金层和所述牺牲金属层具有高腐蚀选择比的溶液去除所述牺牲金属层。在本专利技术的一个实施例中，所述去除牺牲金属层后保留下来的所述合金层的厚度为0.5-10nm。在本专利技术的一个实施例中，所述顶部具有Ge层的衬底包括：纯Ge衬底或表层为Ge薄膜的衬底。本专利技术还提出一种通过上述半导体栅堆叠结构的形成方法得到的半导体栅堆叠结构。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是本专利技术实施例的半导体栅堆叠结构的形成方法的流程图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。如图1所示，根据本专利技术实施例的半导体栅堆叠结构的形成方法，包括如下步骤：S1.提供顶部具有Ge层的衬底。具体地，提供的顶部具有Ge层的衬底可以是纯Ge衬底或表层为Ge薄膜的衬底，例如在Si基体上具有Ge薄膜表层的衬底。S2.在Ge层之上形成牺牲金属层，其中，Ge与牺牲金属层之间的界面为Ge与金属的合金层。其中，牺牲金属层发生氧化反应的活化能小于Ge发生氧化反应的活化能，且牺牲金属氧化之后形成的金属氧化物的介电常数大于GeO2的介电常数。从化学动力学角度来看，化学反应的活化能越小，该化学反应越容易发生。在本专利技术的一个实施例中，牺牲金属层的材料可以为钇（Y）、钪（Sc）、镧（La）或铝（Al）中的一种或多种的组合。通常可以采用磁控溅射、包含金属元素的等离子体浸没处理等工艺在Ge层之上形成牺牲金属层。在这些工艺中，衬底温度可控制在室温至200℃之间。工艺过程中，由于原子在两种材料界面间的扩散作用，在Ge/金属界面自然形成Ge与金属的合金层。在本专利技术的一个优选实施例中，还可以进一步通过退火处理来强化该合金层。退火的温度越高，则形成的合金层越厚。需要说明的是，扩散形成的Ge与金属的合金层是一种固溶体，具有与Ge相同的晶体结构。S3.去除牺牲本文档来自技高网...

【技术保护点】
一种半导体栅堆叠结构的形成方法，其特征在于，包括以下步骤：提供顶部具有Ge层的衬底；在所述Ge层之上形成牺牲金属层，其中，所述Ge与所述牺牲金属层之间的界面为Ge与金属的合金层，所述牺牲金属层为钇、钪、镧或铝中的一种或多种的组合；去除所述牺牲金属层以暴露所述合金层；对所述合金层进行氧化处理，以形成掺有金属氧化物的GeO

【技术特征摘要】
1.一种半导体栅堆叠结构的形成方法，其特征在于，包括以下步骤：提供顶部具有Ge层的衬底；在所述Ge层之上形成牺牲金属层，其中，所述Ge与所述牺牲金属层之间的界面为Ge与金属的合金层，所述牺牲金属层为钇、钪、镧或铝中的一种或多种的组合；去除所述牺牲金属层以暴露所述合金层；对所述合金层进行氧化处理，以形成掺有金属氧化物的GeO2的介质层；以及在所述介质层之上形成栅电极。2.如权利要求1所述的半导体栅堆叠结构的形成方法，其特征在于，还包括步骤：在所述介质层和所述栅电极之间插入高k材料层。3.如权利要求1或2所述的半导体栅堆叠结构的形成方法，其特征在于，在去除所述牺牲金属层之前，还包括步骤：通过退火处理强化所述合金层。4.如权利要求1或2所述的半导体栅堆叠结构的形成方法，其特征在于，所述氧化处理为：置于含氧的原子、分子、离子或等离子...

【专利技术属性】
技术研发人员：王敬，刘磊，梁仁荣，许军，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11