半导体封装及其形成方法技术

技术编号:15398190 阅读:145 留言:0更新日期:2017-05-22 13:53
半导体封装及其形成方法。根据本发明专利技术的实施例,一种半导体封装包含管芯板,以及布置在管芯板周围的密封剂。该半导体封装具有第一侧壁和第二侧壁。第二侧壁垂直于第一侧壁。第一侧壁和第二侧壁限定角落区域。连接杆布置在密封剂内。该连接杆耦合管芯板并延伸离开管芯板。伪引线布置在角落区域内。该伪引线并不电耦合到半导体封装内的另一个导电元件。伪引线和连接杆之间的距离小于连接杆和半导体封装内的其他引线或其他连接杆之间的最短距离。

Semiconductor package and method of forming the same

Semiconductor package and method of forming the same. In accordance with embodiments of the present invention, a semiconductor package includes a core plate and a sealant disposed around the core plate. The semiconductor package has a first side wall and a second side wall. The second side wall is perpendicular to the first side wall. The first side wall and the second side wall define corner areas. The connecting rod is arranged in the sealant. The connecting rod couples the tube core plate and extends out of the core plate. The pseudo lead is disposed in the corner region. The pseudo lead is not electrically coupled to another conductive element in the semiconductor package. The distance between the dummy lead and the connecting rod is smaller than the shortest distance between the connecting rod and other leads or other connecting rods in the semiconductor package.

【技术实现步骤摘要】
半导体封装及其形成方法
本专利技术一般地涉及半导体器件,且更具体地涉及半导体封装及其形成方法。
技术介绍
半导体器件用于很多电子和其他应用中。半导体器件包含集成电路或分立器件,其通过下述形成于半导体晶片上:在半导体晶片上沉积多种类型的薄膜材料,并图案化薄膜材料以形成集成电路。半导体器件被典型地封装在陶瓷体或塑性体内以免受物理性损坏和腐蚀。封装也支撑连接到器件所需的电接触。很多不同类型的封装是可用的,取决于将被封装的芯片的类型和预期用途。典型的封装,例如,封装的尺寸、引脚数量,可以遵从比如来自电子器件工程联合委员会(JEDEC)的开放式标准。封装也可以被称为半导体器件组装或简单地称为组装。由于将多种电连接连接到外部衬垫上同时保护这些电连接和下层芯片的复杂性,封装可能是一个成本集约的过程。
技术实现思路
根据本专利技术的一个实施例,一种半导体封装包含管芯板(diepaddle),以及布置在管芯板周围的密封剂。该半导体封装具有第一侧壁和第二侧壁。第二侧壁垂直于第一侧壁。第一侧壁和第二侧壁限定角落区域。连接杆(tiebar)布置在密封剂内。该连接杆耦合管芯板并延伸离开管芯板。伪引线布置在角落区域内。该伪引线并不电耦合到半导体封装内的另一个导电元件。伪引线和连接杆之间的距离小于连接杆和半导体封装内的其他引线或其他连接杆之间的最短距离。根据本专利技术的替代实施例,一种半导体封装包含封装体,其具有第一侧壁和第二侧壁。第二侧壁垂直于第一侧壁。第一侧壁和第二侧壁限定边缘。多个引线沿第一侧壁布置。每个引线电耦合到半导体封装内的另一个元件。导体布置为最接近于封装体内的边缘,该导体不耦合到半导体封装内的另一个导电元件。多个引线中的每一个引线和多个引线中的另一个引线间隔开了最小爬电距离。导体和多个引线中的引线之间的距离小于该爬电距离。根据本专利技术的替代实施例,一种引线框包含框架,其具有开口和布置在开口内的管芯板。管芯板被配置来安装多个管芯。多个引线沿管芯板的一侧排列。多个引线延伸离开管芯板。连接杆将管芯板连接到框架。伪引线被布置在角落区域内。每个引线和连接杆之间的最小爬电距离大于伪引线和连接杆之间的距离。附图说明为了更完整地理解本专利技术及其优势,现在参考下面结合附图进行的描述,其中:图1,其包括图1A-1C,示出了根据本专利技术的实施例的半导体封装,其中图1A示出了平面图,图1B示出了剖面图,且图1C示出了底视图;图2,其包括图2A-2E,示出了根据本专利技术的实施例的功率半导体封装,其中图2A示出了平面图,图2B和2C示出了剖面图,图2D示出了底视图,以及图2E示出了功率半导体封装的原理电路图;图3,其包括图3A-3B,示出了半导体封装的替代实施例,其中图3A示出了多芯片模块的不同配置,示出具有不同的尺寸和形状的多个伪引线,其中图3B示出了替代实施例,示出伪引线相对于功能引线的放置;图4示出了根据本专利技术的实施例的安装在电路板上的半导体封装;图5,其包括图5A和5B,示出了制造阶段期间的半导体封装,其中图5A示出了剖面图且图5B示出了顶视图;图6,其包括6A和6B,示出了将管芯附着到引线框之后的随后制造阶段期间的半导体封装,其中图6A示出了剖面图而图6B示出了顶视图;图7,其包括7A和7B,示出了根据本专利技术的实施例的形成互连之后的随后制造阶段期间的半导体封装,其中图7A示出了剖面图而图7B示出了顶视图;图8示出了根据本专利技术的实施例的形成封装体之后的随后制造阶段期间的半导体封装;图9,其包括9A-9C,示出了使用不同伪引线的半导体封装的替代实施例,其中图9A示出了剖面图而图9B和图9C示出了替代的顶视图;图10示出了根据本专利技术的实施例的使用替代伪引线的半导体封装;以及图11示出了根据本专利技术的不同实施例的具有多个伪引线的引线框架带。不同附图中的相应数字和标记一般指的是相应的部分,除非另作说明。附图被绘制以清晰说明实施例的相关方面,并且不一定按比例绘制。具体实施方式不同实施例的制作和使用在下文详细讨论。然而应当领会的是,本专利技术提供许多可适用的专利技术构思,其可在广泛的多种多样的特定情境下得以体现。讨论的特定实施例仅是说明制作和使用本专利技术的特定方法,并不限制本专利技术的范围。在半导体封装内,引线提供电连接到封装内的各种管芯。引线也机械地将封装固定在其所附着到的元件(例如,电路板)上。然而,电引线的数量可能是有限的,特别是在功率半导体封装的情况下。进一步地,电引线可能具有严格的设计规则。因此,在许多情况下,电引线的尺寸和布置上的各种限制可能妨碍机械固定封装的形成。例如,在小尺寸封装(比如12×12mm2)内,由于由爬电和间隙要求强加的局限性,附加电引线不能被引入。例如,爬电距离在超过100V的高电压下可能为约几毫米,例如在大约400V下为约2.5mm。结果是,功能引线的数量是有限的,这可能会导致半导体封装不合适地锚定到电路板。本专利技术的各种实施例克服了这些和其他问题。半导体封装的结构性实施例将用图1描述。半导体封装的进一步结构性实施例将用图2-4、9和10描述。图5-9将用来描述根据本专利技术的实施例的形成半导体封装的组装过程。引线框架带的实施例将用图5和11来描述。图1,其包括1A-1C,示出了根据本专利技术的实施例的半导体封装。图1A示出了平面图,图1B示出了剖面图,且图1C示出了底视图。在各种实施例中,半导体封装1是多芯片模块,其包含多个芯片。在各种实施例中,半导体封装1包含功率模块,其例如支撑在高电压(例如,大于100V)下运转的功率管芯。参照图1A,半导体封装1包括嵌入灌封材料80内的管芯板50。第一管芯101和第二管芯102布置在管芯板50上。在一个或多个实施例中,第一管芯101和第二管芯102可包含分立功率管芯。第一管芯101和第二管芯102的例子可包含PIN二极管或肖特基二极管、MISFET、JFET、BJT、IGBT或晶闸管。在封装过程期间,管芯板50可以由连接杆支撑,且可以因此包含连接杆的部分,其在切割引线框架带后被留下。例如,管芯板50可耦合到垂直连接杆51的一部分和水平连接杆52的另一部分。垂直连接杆51和水平连接杆52可耦合到第一电势节点,从而将第一管芯101和第二管芯102的底表面耦合到第一电势节点。在一个实施例中,第一电势节点可以是高电压节点,例如,可以高于约100V。例如,在一个实施例中,第一电势节点可被耦合到在100V到约500V之间的电压,和在一个实施例中为约400V。多个引线30沿灌封材料80的边缘布置。第一管芯101和第二管芯102通过互连90耦合到多个引线30。在各种实施例中,互连90可包含线结合、线夹和其他结构。此外,在各种实施例中,一个或多个伪引线130沿封装的边缘布置。在一个或多个实施例中,伪引线130可位于半导体封装的角落区域内。在进一步的实施例中,伪引线130不耦合到半导体封装1内的其他元件。例如,伪引线130不通过互连90被电耦合到第一管芯101或第二管芯102。进一步地,伪引线130也不被热耦合到第一管芯101或第二管芯102。更确切地说,在各种实施例中,伪引线130被提供来提高机械稳定性。在各种实施例中,伪引线130从机械应力相关的失效中提高封装体的稳定性。例如,封装的各角落可能遭受应力集中,其可能会导致在产品本文档来自技高网...
半导体封装及其形成方法

【技术保护点】
一种半导体封装,包含:第一管芯板;布置在第一管芯板周围的密封剂,该半导体封装具有第一侧壁和第二侧壁,第二侧壁垂直于第一侧壁,第一侧壁和第二侧壁限定第一角落区域;布置在密封剂内的第一连接杆,该第一连接杆耦合第一管芯板并延伸离开第一管芯板;以及布置在第一角落区域内的第一伪引线,第一伪引线不电耦合到半导体封装内的另一个导电元件,其中第一伪引线和第一连接杆之间的距离小于第一连接杆和半导体封装内的其他引线或其他连接杆之间的最短距离。

【技术特征摘要】
2012.11.27 US 13/6867671.一种半导体封装,包含:第一管芯板;布置在第一管芯板周围的密封剂,该半导体封装具有第一侧壁和第二侧壁,第二侧壁垂直于第一侧壁,第一侧壁和第二侧壁限定第一角落区域;布置在密封剂内的第一连接杆,该第一连接杆耦合第一管芯板并延伸离开第一管芯板;以及布置在第一角落区域内的第一伪引线,第一伪引线不电耦合到半导体封装内的另一个导电元件,其中第一伪引线和第一连接杆之间的距离小于第一连接杆和半导体封装内的其他引线或其他连接杆之间的最短距离。2.如权利要求1所述的封装,其中第一伪引线布置在耦合到第一管芯板的第一连接杆的一部分和耦合到第一管芯板的第二连接杆的一部分之间。3.如权利要求1所述的封装,其中第一伪引线和第一连接杆之间的距离小于半导体封装内的任何引线之间的最短距离。4.如权利要求1所述的封装,其中第一伪引线包含被填充有密封剂的顶部开口。5.如权利要求1所述的封装,其中第一伪引线包含底部开口。6.如权利要求1所述的封装,其中该封装是高电压功率器件。7.如权利要求1所述的封装,其中第一伪引线不热耦合到半导体封装内的另一个导热元件。8.如权利要求1所述的封装,进一步包含沿第一侧壁布置的第一多个引线,每个引线被电耦合到半导体封装内的另一个元件。9.如权利要求8所述的封装,其中第一伪引线布置在第一多个引线的第一引线和第一多个引线的第二引线之间,其中第一引线和第二引线配置为耦合到同一电势节点。10.如权利要求8所述的封装,其中第一伪引线包含与第一多个引线的每个引线相比不同的形状。11.如权利要求8所述的封装,其中第一伪引线包含与第一多个引线的每个引线相比不同的尺寸。12.如权利要求8所述的封装,其中第一伪引线包含与第一多个引线的每个引线相比不同的方位。13.如权利要求8所述的封装,进一步包含:布置在第一管芯板上的第一管芯;布置在第一管芯板上的第二管芯;以及布置在第一管芯板上的第三管芯,其中第一、第二和第三管芯耦合到第一多个引线。14.如权利要求13所述的封装,进一步包含:布置在密封剂内的第二管芯板;布置在第二管芯板上的第四管芯;布置在密封剂内的第三管芯板;布置在第三管芯板上的第五管芯;布置在密封剂内的第四管芯板;和布置在第四管芯板上的第六管芯。15.如权利要求14所述的封装,进一步包含:沿与第一侧壁相对的第三侧壁布置的第二多个引线,第二多个引线的每个引线被电耦合到半导体封装内的另一个元件,其中第四、第五和第六管芯被耦合到第二多个引线。16.如权...

【专利技术属性】
技术研发人员:F·布鲁奇R·奥特伦巴K·席斯
申请(专利权)人:英飞凌科技股份有限公司
类型:发明
国别省市:德国,DE

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1