半导体封装件及其制法制造技术

一种半导体封装件及其制法，该半导体封装件包括半导体芯片、线路重布结构、多个导电凸块与封装胶体，该线路重布结构设于该半导体芯片的芯片第一表面上，且具有相对的第一表面与第二表面及贯穿其第一表面与第二表面的第一导电通孔，该线路重布结构的第二表面与该半导体芯片之间借由第一导电组件电性连接，于该线路重布结构第一表面上形成有线路重布层，该多个导电凸块电性接置于该线路重布层上，该封装胶体形成于该半导体芯片的芯片第一表面上，且包覆该线路重布结构及该线路重布层，各该导电凸块嵌入且外露于该封装胶体。本发明专利技术的半导体封装件可有效解决半导体封装件的电性连接失效问题，并降低翘曲现象。

Semiconductor package and method of making the same

A semiconductor package and fabrication method thereof, the semiconductor package includes a semiconductor chip, a plurality of heavy cloth line structure, conductive bumps and packaging colloid, the chip on the first surface of the circuit structure of heavy cloth is arranged on the semiconductor chip, and has a relative first surface and the second surface and the first surface and the second surface the first conductive vias, the line between the second heavy cloth with a surface of the semiconductor chip structure by the first conductive component is electrically connected to the line of heavy cloth line heavy cloth layer is formed on the first surface of the structure, a plurality of conductive bumps electrically connected with the line of heavy cloth layer, a chip on the first the surface of the packaging colloid is formed on the semiconductor chip, and covering the line structure and the heavy cloth line heavy cloth layer, the conductive bump is embedded and exposed to the packaging colloid. The semiconductor package of the present invention can effectively solve the electrical connection failure problem of the semiconductor package and reduce warpage.

【技术实现步骤摘要】
半导体封装件及其制法
本专利技术关于一种半导体封装件及其制法，尤指一种可降低翘曲现象的半导体芯片堆栈封装件及其制法。
技术介绍
随着时代的进步，现今电子产品均朝向微型化、多功能、高电性及高速运作的方向发展，为了配合此一发展趋势，半导体业者莫不积极研发体积微小、高性能、高功能、与高速度化的半导体封装件，借以符合电子产品的需求。一般而言，为了使半导体封装件具有体积微小、高性能、多功能、与高速度化的特性与功效，半导体芯片倾向采用覆晶封装技术。这是因为覆晶技术有缩小芯片封装面积及缩短信号传输路径等优点，且目前已经广泛应用于芯片封装领域，例如芯片直接贴附(DirectChipAttached，DCA)、封装芯片尺寸构装(ChipScalePackage，CSP)以及多芯片模块(Multi－ChipModule，MCM)封装等型态的封装。为了更进一步发挥上述半导体封装件的特性与功效及微小化优点，业界遂提出将芯片叠层的封装技术，但目前芯片叠层技术常碰到因热应力所产生的翘曲问题，而另一技术:晶粒、晶圆、及封装基板的叠层技术存在需克服后续工艺中与导电凸块连接时，因热应力导致导电凸块破裂或产生孔隙的问题。图1A至图1C所示者，其为现有技术的半导体封装件及其制法的剖面示意图。如图1A所示，提供具有相对的芯片第一表面10a与芯片第二表面10b的半导体晶圆10，该半导体晶圆10包含多个半导体芯片10’，且该半导体晶圆10内具有多个导电柱10c，于该半导体晶圆10的芯片第一表面10a上设有多个线路连接板11，且各该线路连接板11具有相对的第一表面11a与第二表面11b及贯穿该第一表面11a与第二表面11b的第一导电通孔11c，并借由多个第一导电组件12使各该线路连接板11的第二表面11b上的第一导电通孔11c与该半导体晶圆10的导电柱10c对应连接。此外，于该线路连接板11的第一表面11a上设有半导体芯片14，且各该半导体芯片14的底面14a与各该线路连接板11的第一表面11a间借由第二导电组件13电性连接，并于该半导体晶圆10的芯片第一表面10a上形成有封装胶体15，以包覆该线路连接板11、半导体芯片14、第一导电组件12及第二导电组件13。如图1B所示，其为接续自图1A的工艺，研磨该半导体晶圆10的芯片第二表面10b，使该半导体晶圆10的导电柱10c的一端外露，且于该半导体晶圆10的芯片第二表面10b上形成有线路重布层16，该半导体晶圆10与该线路重布层16组合成一线路重布结构，并于该线路重布层16上接置有多个导电凸块17。如图1C所示，其为接续自图1B的工艺，进行切单步骤，并借由该导电凸块17以接置于一基板18的顶面18a上，而该基板18的底面18b与焊球17’连接。不过，前述现有的半导体封装件的制法于封装时，会因于高温工艺时而产生热应力，而该热应力将使得该线路重布结构与该线路连接板翘曲，因而部份该第一导电组件未确实接合于该半导体芯片与该线路重布结构之间，此外部份该第二导电组件亦未确实接合于该线路重布结构与该线路连接板之间，导致该第一导电组件与线路连接板处形成空隙或产生虚焊现象，进而使该第一导电组件、线路连接板与半导体芯片间的电性连接失效。因此，如何克服现有技术的种种问题，实为一重要课题。
技术实现思路
为解决上述现有技术的种种问题，本专利技术的主要目的在于揭露一种半导体封装件及其制法，可有效解决半导体封装件的电性连接失效问题，并降低翘曲现象。本专利技术的半导体封装件，其包括：半导体芯片，其具有相对的芯片第一表面与芯片第二表面；线路重布结构，其设于该半导体芯片的芯片第一表面上，且具有相对的第一表面与第二表面与贯穿该第一表面与第二表面的第一导电通孔，该第一表面上形成有线路重布层，而该第二表面与该半导体芯片间借由多个第一导电组件电性连接；多个导电凸块，其电性接置于该线路重布层上；以及封装胶体，其形成于该半导体芯片的芯片第一表面上，且包覆该线路重布结构，各该导电凸块嵌入且外露于该封装胶体。本专利技术还提供一种半导体封装件的制法，其包括：提供一具有多个半导体芯片的半导体晶圆，其具有相对的芯片第一表面与芯片第二表面；以及于该半导体晶圆的半导体芯片的芯片第一表面上设置一线路重布结构并于该半导体芯片的芯片第一表面上形成封装胶体，且该线路重布结构具有贯穿其相对的第一与第二表面的第一导电通孔，而该线路重布结构的第一表面上设有线路重布层，并于该线路重布层上电性接置有多个导电凸块，该半导体芯片的芯片第一表面与该线路重布结构第二表面之间借由多个第一导电组件电性连接，该封装胶体包覆该线路重布结构及该线路重布层，各该导电凸块嵌入且外露于该封装胶体。前述的半导体封装件的制法中，形成嵌入且外露于该封装胶体的该导电凸块的步骤包括：于该线路重布层上电性接置该多个导电凸块；以及于该半导体芯片的芯片第一表面上形成包覆该线路重布结构的该封装胶体，并外露该导电凸块于该封装胶体。前述的半导体封装件的制法中，形成嵌入且外露于该封装胶体的该导电凸块的步骤包括：于该线路重布层上电性接置该多个导电凸块；于该半导体芯片的芯片第一表面上形成包覆该线路重布结构与该多个导电凸块的该封装胶体；以及研磨移除部分该封装胶体与导电凸块，以使该导电凸块齐平于该封装胶体表面。前述的半导体封装件的制法中，形成嵌入且外露于该封装胶体的该导电凸块的步骤包括：于该半导体芯片的芯片第一表面上形成包覆该线路重布结构的该封装胶体；形成多个外露部分该线路重布层的封装胶体开孔；以及于各该封装胶体开孔中电性接置各该导电凸块。前述的半导体封装件的制法中，于该线路重布结构的第二表面与该半导体芯片之间还设有一线路连接板或相互堆栈的多个线路连接板，该线路连接板具有贯穿的多个第二导电通孔，该线路连接板与该半导体芯片间借由第二导电组件电性连接，且该线路重布结构的第二表面与该线路连接板之间借由该多个第一导电组件电性连接，该封装胶体还包覆该线路连接板。前述的半导体封装件的制法中，还包括切单步骤，并于进行切单步骤之后，还包括借由该多个导电凸块以接置于基板上，并于该线路重布层与该基板间形成底胶。依上所述，本专利技术的半导体封装件通过于线路重布结构上先形成有线路重布层，并将该线路重布结构接置于半导体晶圆上，再电性接置导电凸块之后，于半导体晶圆上形成有封装胶体，且该封装胶体包覆该线路重布结构及该线路重布层，并且该半导体晶圆的芯片第二表面外露于外部，因此，本专利技术的技术可解决现有技术于高温工艺时，该半导体封装件内部产生的热能无法快速排出至外部，导致该半导体封装件翘曲，造成该半导体封装件内部的电性连接不完全的虚焊现象；此外，本专利技术的半导体封装件的工艺步骤少且简单，因此可降低工艺成本，并使良率提高。附图说明图1A至图1C为现有半导体封装件及其制法的剖面示意图。图2A至图2E为本专利技术的半导体封装件及其制法的第一实施例的剖面示意图。图3A至图3E为本专利技术的半导体封装件及其制法的第二实施例的剖面示意图，其中，图3B’为图3B’的另一实施例，图3D’与图3E’为图3B’的后续步骤。图4为本专利技术的半导体封装件的第三实施例的剖面示意图。图5为本专利技术的半导体封装件的第四实施例的剖面示意图。主要组件符号说明10、20、30半导体晶圆10a、20a、30a芯片第一表面10b本文档来自技高网...

【技术保护点】
一种半导体封装件，其包括：半导体芯片，其具有相对的芯片第一表面与芯片第二表面；线路重布结构，其设于该半导体芯片的芯片第一表面上，且具有相对的第一表面与第二表面与贯穿该第一表面与第二表面的第一导电通孔，该第一表面上形成有线路重布层，而该第二表面与该半导体芯片间借由多个第一导电组件电性连接；多个导电凸块，其电性接置于该线路重布层上；以及封装胶体，其形成于该半导体芯片的芯片第一表面上，且包覆该线路重布结构，各该导电凸块嵌入且外露于该封装胶体。

【技术特征摘要】
2012.11.20 TW 1011432041.一种半导体封装件，其包括：半导体芯片，其具有相对的芯片第一表面与芯片第二表面；线路重布结构，其设于该半导体芯片的芯片第一表面上，且具有相对的第一表面与第二表面与贯穿该第一表面与第二表面的第一导电通孔，该第一表面上形成有线路重布层，而该第二表面与该半导体芯片间借由多个第一导电组件电性连接；多个导电凸块，其电性接置于该线路重布层上；以及封装胶体，其形成于该半导体芯片的芯片第一表面上，且包覆该线路重布结构，各该导电凸块嵌入且外露于该封装胶体。2.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括一线路连接板，其设于该线路重布结构的第二表面与该半导体芯片间，该线路连接板具有贯穿的第二导电通孔，该线路连接板与该半导体芯片表面间借由第二导电组件电性连接，且该线路重布结构的第二表面与该线路连接板之间借由该多个第一导电组件电性连接，该封装胶体还包覆该线路连接板。3.根据权利要求2所述的半导体封装件，其特征在于，该线路连接板具有主动组件芯片或被动组件芯片的功能。4.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括相互堆栈的多个线路连接板，其设于该线路重布结构的第二表面与该半导体芯片间，该多个线路连接板具有贯穿的第二导电通孔，该多个线路连接板与该半导体芯片表面间借由第二导电组件电性连接，且该线路重布结构的第二表面与该多个线路连接板之间借由该多个第一导电组件电性连接，该封装胶体还包覆该多个线路连接板。5.根据权利要求4所述的半导体封装件，其特征在于，该多个线路连接板具有主动组件芯片或被动组件芯片的功能。6.根据权利要求2或4所述的半导体封装件，其特征在于，该第一或第二导电组件各自选自导电柱、导电球或导电凸块。7.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括基板，该线路重布层借由该多个导电凸块以接置于该基板上，并于该线路重布层与该基板间形成有底胶。8.根据权利要求7所述的半导体封装件，其特征在于，该基板与该线路重布层的接置面的相对表面上电性连接多个焊球。9.根据权利要求1所述的半导体封装件，其特征在于，该多个导电凸块外露半齐平于该封装胶体。10.根据权利要求1所述的半导体封装件，其特征在于，该封装胶体两侧外露且齐平于该半导体芯片两侧。11.根据权利要求1所述的半导体封装件，其特征在于，该多个导电凸块外露齐平于该封装胶体。12.根据权利要求2所述的半导体封装件，其特征在于，该线路重布结构与该线路连接板的材质为硅、碳化硅、砷化镓、二氧化硅或三氧化二铝。13.根据权利要求4所述的半导体封装件，其特征在于，该线路重布结构与该多个线路连接板的材质为硅、碳化硅、砷化镓、二氧化硅或三氧化二铝。14.根据权利要求1所述的半导体封装件，其特征在于，该线路重布结构的第一导电通孔电性连接该线路重布层。15.一种半导体封装件的制法，其包括：提供一具有多个半导体芯片的半导体晶圆，其具有相对的芯片第一表面与芯片第二...

【专利技术属性】
技术研发人员：詹前峰，林畯棠，赖顗喆，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾,71