用于低毛刺噪声分段式DAC的混合R‑2R结构制造技术

装置可以为N位DAC，该N位DAC包括与M个最高有效位相关联的(2M‑1)个并联级以及与(N‑M)个最低有效位相关联的(N‑M)个级。(2M‑1)个并联级可以向DAC的电流加和节点递送第一电流。(N‑M)个级可以包括电阻性网络和第二对开关，并且可以向该级的电阻性网络递送第二电流。每个电阻性网络可以根据与电阻性网络相对应的级的二进制权重来缩放分别递送的电流，并且可以向该对电流加和节点递送经缩放的电流。(N‑M)个级中的至少一个级可以与剩余级分离。

For hybrid R 2R structure low glitch noise segmented DAC

N device can be a bit DAC, the N DAC includes a maximum associated with the M phase (2M 1) parallel level (N and M) a minimum phase correlation (N M) level. (2M 1) parallel level can deliver a first current to the current node and add DAC. (N M) a stage may include a resistive network and second switch on, and can deliver second current to the level of the resistive network. Each resistive network can be repeated respectively according to the current zoom delivery corresponding resistive network level binary power, and can add to the current node and the current zoom by delivery. (N M) at least one level in a class can be separated from the remaining class.

【技术实现步骤摘要】
【国外来华专利技术】用于低毛刺噪声分段式DAC的混合R-2R结构相关申请的交叉引用本申请要求2014年5月27日提交的标题为“HYBRIDR-2RSTRUCTUREFORLOWGLITCHNOISESEGMENTEDDAC”的美国临时申请系列号No.62/003,497和2014年9月22日提交的标题为“HYBRIDR-2RSTRUCTUREFORLOWGLITCHNOISESEGMENTEDDAC”的美国专利申请No.14/493,254的权益，这些申请以它们的整体通过引用明确地并入本文。
本公开一般地涉及通信系统，并且更特别地涉及一种用于低毛刺噪声分段式数模转换器(DAC)的混合R-2R结构。
技术介绍
无线设备(例如，蜂窝电话或智能电话)可以为了与无线通信系统的双向通信而发射和接收数据。无线设备可以包括用于数据发射的发射器和用于数据接收的接收器。对于数据发射，发射器可以利用数据来调制发射本地振荡器(LO)信号以获得经调制的射频(RF)信号，放大经调制的RF信号以获得具有期望输出功率电平的输出RF信号，并且经由天线向基站发射输出RF信号。另外，发射器可以包括DAC以辅助生成被发射的输出RF信号。DAC将数字信号转换(例如，4位DAC转换四位的数字字，诸如数字信号0110)成对应的电流或对应的模拟电压。四位DAC将针对每个可能的数字值产生不同的模拟电压值或不同的电流量。也就是说，四位DAC将针对从0000至1111的数字信号的每个值产生不同的电流或模拟电压。低噪声、低功率、宽带和高分辨率的DAC为了先进无线标准(诸如长期演进LTE)而越来越被寻求，在先进无线标准中，DAC被修改以用于更高的数据速率或带宽。这种DAC通常可能限制架构和设计选择。对于RF应用中使用的发射(TX)DAC，使某些偏移频率处的高频毛刺噪声(也被称为DAC噪声)最小化可以避免宽带蜂窝TX路径中的某些操作问题。也就是说，减小或消除这种毛刺噪声可能是有用的，因为该噪声可能使相关联的接收(RX)信道不敏感。换言之，来自TXDAC的带外噪声可能落到RX带中，并且由此使RX信道不敏感。这种带外噪声可能是对于无表面声波滤波器LTE(无SAWLTE)系统特别关注的问题。减小毛刺噪声的尝试可以解决DAC的最高有效位(MSB)与DAC的最低有效位(LSB)之间的毛刺噪声失配，可能要求仔细的缩放，或者可能考虑到对过程、电压和温度(PVT)变化的鲁棒性。例如，优化MSB与LSB之间的延迟的方法可能导致相对高的PVT变化，其中DAC可能取决于过程变化、DAC已经运行多久、或取决于DAC的温度而针对相同数字信号产生不同模拟电压/电流。另一种方法可以是增大DAC的分辨率以降低整体量化噪声本底。然而，这种实施方式可能由于面积、功率或电压余量上的显著的作为结果的增加而是昂贵的。
技术实现思路
在本公开的方面中，提供了一种方法和一种装置。该装置可以为N位DAC。N位DAC可以包括：(2M-1)个并联级，与DAC的M个最高有效位相关联；以及(N-M)个级，与DAC的(N-M)个最低有效位相关联。(2M-1)个并联级中的每个级可以被配置为响应于差分数据生成第一电流并经由第一对开关向DAC的一对电流加和节点递送第一电流。(N-M)个级中的每个级可以包括电阻性网络和第二对开关。(N-M)个级中的每个级可以被配置为响应于差分数据生成第二电流并经由该级的第二对开关向该级的电阻性网络递送第二电流。每个电阻性网络可以被配置为根据与电阻性网络相对应的级的二进制权重来缩放分别递送的电流，并且向该对电流加和节点递送经缩放的电流。(N-M)个级中的至少一个级可以与N位DAC的所有剩余级分离。在本公开的方面中，提供了一种方法和一种装置。该方法可以为一种将N位数字信号转换成模拟信号的方法。该方法可以包括：在与数字信号的M个最高有效位相关联的(2M-1)个并联级中的每个级中生成第一电流；响应于差分数据经由第一对开关向一对电流加和节点递送第一电流中的每个第一电流；在与数字信号的(N-M)个最低有效位相关联的(N-M)个级中的每个级中生成第二电流，(N-M)个级中的至少一个级与N位DAC的所有剩余级分离；响应于差分数据经由第二对开关向(N-M)个电阻性网络中的每个网络递送在它的相关联级中生成的第二电流，每个电阻性网络与(N-M)个级中的不同级相关联；根据与电阻性网络相对应的级的二进制权重来缩放分别递送的电流；向该对电流加和节点递送经缩放的电流；将该对电流加和节点中的每个节点的阻抗维持在由增益值定义的范围内；以及将电流加和节点之间的电压差维持在由增益值定义的范围内。被递送到该对电流加和节点中的不同节点的经缩放的电流上的差异可以定义模拟信号的值。附图说明图1图示了与不同无线通信系统通信的无线设备。图2是无线设备的框图。图3是图示了R-2R结构的4位DAC的示图。图4a是图示了具有LSB分段的R-2R结构的DAC的示图。图4b是图示了具有寄生电容的图4a中所示出的DAC的示图。图5是图示了具有LSB分段且具有匹配阻抗的R-2R结构的DAC的一部分的示图。图6是图示了根据示例性实施例的具有RC调谐和匹配阻抗的混合R-2R结构的DAC的一部分的示图。图7a-图7d是根据示例性实施例的用于毛刺噪声匹配的电阻器值和电容器值的示例配置。图8是根据示例性实施例的具有8位R-2R分段的14位电流导引DAC的布局的示图。图9是描绘了图8中所示出的14位DAC的分段的布局的示图。图10是将N位数字信号转换成模拟信号的方法的流程图。具体实施方式下面关于附图阐述的详细描述旨在作为各种配置的描述并且不旨在表示本文所描述的概念可以被实践在其中的仅有配置。详细描述包括用于提供各种概念的彻底理解的目的的具体细节。然而，对本领域的技术人员将明显的是，这些概念可以在没有这些具体细节的情况下被实践。在一些实例中，以框图形式示出公知结构和组件，以便避免使这种概念模糊不清。术语“示例性的”在本文被用来意指“用作示例、实例或例示”。本文中被描述为“示例性的”的任何设计不必然被解释为相对于其他设计是优选的或有利的。现在将参考各种装置和方法来提出电信系统的若干方面。这些装置和方法将通过各种块、模块、组件、电路、步骤、过程、算法等(总称为“元件”)在以下详细描述中被描述并在附图中被图示。可以使用电子硬件、计算机软件、或它们的任何组合来实施这些元件。这种元件被实施为硬件还是软件取决于特定应用和施加于整个系统的设计约束。通过示例的方式，元件、或元件的任何部分、或元件的任何组合可以利用包括一个或多个处理器的“处理系统”来实施。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、选通逻辑、分立硬件电路、以及被配置为执行贯穿本公开所描述的各种功能的其他适合硬件。处理系统中的一个或多个处理器可以执行软件。软件应该被宽泛地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、过程、函数等，不论是被称为软件、固件、中间件、微代码、硬件描述语言还是其他方式。因此，在一个或多个示例性实施例中，所描述的函数可以在硬件、软件、本文档来自技高网...

【技术保护点】
一种N位数模转换器(DAC)，包括：(2

【技术特征摘要】
【国外来华专利技术】2014.05.27 US 62/003,497;2014.09.22 US 14/493,2541.一种N位数模转换器(DAC)，包括：(2M-1)个并联级，与所述DAC的M个最高有效位相关联，所述(2M-1)个并联级中的每个级被配置为响应于差分数据来生成第一电流并经由第一对开关向所述DAC的一对电流加和节点递送所述第一电流；以及(N-M)个级，与所述DAC的(N-M)个最低有效位相关联，所述(N-M)个级中的每个级包括电阻性网络和第二对开关，所述(N-M)个级中的每个级被配置为响应于差分数据来生成第二电流并经由所述第二对开关向所述级的所述电阻性网络递送第二电流，每个电阻性网络被配置为根据与所述电阻性网络相对应的级的二进制权重来缩放分别递送的电流，并且向所述一对电流加和节点递送经缩放的电流，其中所述(N-M)个级中的至少一个级与所述N位DAC的所有剩余级分离。2.根据权利要求1所述的N位DAC，其中所述(N-M)个级中的每个级包括：第一电容性元件，与所述级的所述电阻性网络的第一电阻性元件并联耦合；以及第二电容性元件，与所述级的所述电阻性网络的第二电阻性元件并联耦合。3.根据权利要求2所述的N位DAC，其中所述(N-M)个级中的每个级进一步包括：第三电阻性元件，与所述第一电容性元件和所述第一电阻性元件串联；以及第四电阻性元件，与所述第二电容性元件和所述第二电阻性元件串联。4.根据权利要求2所述的N位DAC，其中所述(N-M)个级中的相应级的所述第一电容性元件和所述第二电容性元件在所述DAC的集成芯片(IC)布局上被定位于所述(N-M)个级中的所述相应级的所述第一电阻性元件和所述第二性电阻元件与所述(N-M)个级中的相邻级的所述第一电阻性元件和所述第二电阻性元件之间。5.根据权利要求2所述的N位DAC，其中相应(N-M)个级的所述电阻性网络具有相应的阻抗。6.根据权利要求1所述的N位DAC，进一步包括阻抗衰减器，所述阻抗衰减器包括耦合到所述一对电流加和节点的差分放大器，所述阻抗衰减器被配置为维持所述电流加和节点中的每个节点的阻抗，并且将所述电流加和节点之间的电压差维持在由所述差分放大器的增益定义的范围内。7.根据权利要求2所述的N位DAC，其中所述第二对开关包括MOS晶体管，并且其中所述(N-M)个级中的一个级的所述电容性元件每个具有是所述MOS晶体管中的相应MOS晶体管的“漏极至衬底”电容的大致两倍的电容。8.根据权利要求2所述的N位DAC，其中相应的(N-M)个级在所述DAC的集成芯片(IC)布局上与相邻的(N-M)个级通过相应的电容性元件分离。9.根据权利要求2所述的N位DAC，其中所述(N-M)个级中的第(N-M)级的所述电容性元件在所述DAC的集成芯片(IC)布局上将所述第(N-M)级与所述(N-M)个级中的第(N-M-1)级分离，所述第(N-M)级对应于第N位。10.根据权利要求1所述的N位DAC，进一步包括与所述(2M-1)个级和所述(N-M)个级相对应的开关驱动器，其中所述开关和所述开关驱动器被缩放为使对应于所述(2M-1)个级的毛刺噪声与对应于所述(N-M)个级的毛刺噪声相匹配。11.一种将N位数字信号转换成模拟信号的方法，所述方法包括：在与所述数字信号的M个最高有效位相关联的(2M-1)个并联级中的每个级中生成第一电流；响应于差分数据经由第一对开关向一对电流加和节点递送所述第一电流中的每个第一电流；在与所述数字信号的(N-M)个最低有效位相关联的(N-M)个级中的每个级中生成第二电流，所述(N-M)个级中的至少一个级与所述N位DAC的所有剩余级分离；响应于差分数据经由第二对开关向(N-M)个电阻性网络中的每个网络递送在它的相关联级中生成的所述第二电流，每个网络与所述(N-M)个级中的相应级相关联；根据与所述电阻性网络相对应的级的二进制权重来缩放分别递送的电流；向所述一对电流加和节点递送经缩放的电流；将所述一对电流加和节点中的每个节点的阻抗维持在由增益值定义的范围内；以及将所述电流加和节点之间的电压差维持在由所述增益值定义的范围内，被递送到所述一对电流加和节点中的不同节点的经缩放的电流上的差异定义所述模拟信号的值。12.根据权利要求11所述的方法，其中，对于所述(N-M)个网络中的每个网络：第一电容性元件与所述电阻性网络的第一电阻性元件并联耦合；并且第二电容性元件与所述电阻性网络的第二电阻性元件并联耦合。13.根据权利要求12所述的方法，其中，对于所述(N-M)个网络中的每个网络：第三电阻性元件与所述第一电容性元件和所述第一电阻性元件串联耦合；并且第四电阻性元件与所述第二电容性元件和所述第二电阻性元件串联...

【专利技术属性】
技术研发人员：S·M·李，D·塞奥，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US