一种三维环栅半导体场效应晶体管的制备方法技术

本发明专利技术提供了一种三维环栅半导体场效应晶体管的制备方法，属于三维微纳器件技术领域。该方法包括如下步骤：提供一基底，在基底处形成电绝缘层，在电绝缘层形成功能结构层；在电绝缘层处形成一有源区，在有源区处获得自支撑功能结构层；在除自支撑功能结构层以外的其他区域处形成隔离层，并在自支撑功能结构层和隔离层处形成电介质层；在形成有自支撑功能结构层表面处施加金属材料形成三维环栅金属电极；在自支撑功能结构层和/或三维环栅金属电极处刻蚀出电极接触孔；在有源区和/或电绝缘层处形成电极接触块，并在电极接触块与电极接触孔之间形成引线，以将电极接触块和电极接触孔连通。本发明专利技术方法耗时少且成品率高，灵活性高，可设计性高。

Method for preparing three-dimensional ring gate semiconductor field effect transistor

The invention provides a method for preparing a three-dimensional ring gate semiconductor field effect transistor, belonging to the technical field of three-dimensional micro nano devices. The method comprises the following steps: providing a substrate, an electrically insulating layer is formed on a substrate, an electrically insulating layer is formed in the functional structure layer; forming a layer active region in electrical insulation, self support functional structure layer in the active region; in addition to other areas where self supporting functional structure layer outside the isolation layer is formed and, in the self support structure layer and the isolation layer is formed at the dielectric layer is formed from the surface; the support function of structure layer is applied to metal materials forming three-dimensional ring gate metal electrode; in a self-supporting functional structure layer and / or three ring gate metal electrode etched electrode contact hole; in the active region and / or electrical the insulating layer is formed at the electrode contact block, and the electrode contact formed between the lead block and the electrode contact hole, the electrode contact block and electrode hole. The method of the invention has the advantages of less time consumption, high yield, high flexibility and high design ability.

【技术实现步骤摘要】
一种三维环栅半导体场效应晶体管的制备方法
本专利技术涉及三维微纳器件
，特别是涉及一种三维环栅半导体场效应晶体管的制备方法。
技术介绍
当前，半导体集成技术仍是充满挑战，高集成化、高性能的需求逐渐地加大。众所周知，随着半导体器件尺寸不断缩小，通过等比例缩小器件尺寸来提高器件性能的方法即将接近极限，短沟道效应和亚阈性能退化亦限制了器件尺寸的进一步缩小。因此，越来越多的研究者利用具有复杂几何栅结构的晶体管以及巧妙的工艺来实现器件的高集成度以及高性能。在目前所有提出的多栅结构中，环形栅具有更高的电磁控制、更小的串联电容及寄生电容等优点。垂直沟道的实现不仅将器件推向三维发展，更大大降低了器件的热预算以及沟道长度可控。此外，结合应变诱导实现器件与电极间的空间连线，可以大大地提高开关速度以及集成度。然而，目前报道的三维环栅晶体管结构所采用的工艺还是基于传统的微纳加工半导体技术。例如，现有技术中存在基于整合在Si基底上的三五族InAs/GaSb纳米线三维环栅结构的MOSFET。该工艺过程包括首先将利用金属有机气相外延选区生长InAs/GaSb纳米线生长在Si衬底上，旋涂上光刻胶并利用反应离子刻蚀技术将光刻胶回刻仅剩一定的厚度，作为源极与栅极的隔离层，再利用原子层沉积技术在纳米线上包裹一层Al2O3介质层，60nm的金属W随之溅射，作为栅金属，结合上步的旋涂光刻胶在回刻一定厚度，刻蚀掉上部多余的金属W。采用与上边相同的办法，实现栅极与漏极的隔离层。再利用化学腐蚀获得电极的接触孔，光学光刻以及金属沉积，溶脱剥离实现源区、漏区和栅区的电极接触块的加工。采用这一技术可以所获沟道长度可调的晶体管，且器件仍具有较低的工作电压，较强的饱和电流，较高的开关比以及集成度。但为了进一步地提高器件的集成度以及性能，如何获得三维空间的环栅晶体管器件的有效制备，仍需要在方法上和技术上的创新与发展。
技术实现思路
本专利技术的一个目的是要提供一种三维环栅半导体场效应晶体管的制备方法，以进一步提高器件的集成度和性能。本专利技术的三维环栅半导体场效应晶体管的制备方法，包括如下步骤：提供一基底，在所述基底处形成电绝缘层，并在所述电绝缘层处形成一层或多层功能结构层；按照第一预定图形刻蚀所述功能结构层，以在所述电绝缘层处形成一有源区，并按照第二预定图形刻蚀至少部分所述有源区，以在所述有源区处获得具有第一高度的自支撑功能结构层；在除所述自支撑功能结构层以外的其他区域处生长电绝缘材料，以形成隔离层，并在所述自支撑功能结构层和所述隔离层处形成电介质层；在形成有所述电介质层的所述自支撑功能结构层的表面处施加金属材料，以围绕所述自支撑功能结构层形成三维环栅金属电极，所述三维环栅金属电极具有小于所述第一高度的第二高度；在形成有所述电介质层的所述自支撑功能结构层和/或所述三维环栅金属电极处刻蚀出电极接触孔；在形成有所述电介质层的所述有源区和/或所述电绝缘层处形成电极接触块，并在所述电极接触块与所述电极接触孔之间形成引线，以将所述电极接触块和所述电极接触孔连通，从而制备得到所述三维环栅半导体场效应晶体管。进一步地，所述电极接触孔的制备方法包括如下步骤：分别在所述自支撑功能结构层的顶面、底面以及所述三维环栅金属电极的侧面处对应地刻蚀出源电极接触孔、漏电极接触孔和栅电极接触孔。进一步地，所述源电极接触孔和所述栅电极接触孔处不存在所述电介质层，所述漏电极接触孔处不存在所述电介质层和所述隔离层。进一步地，所述电极接触块的制备方法包括如下步骤：按照第三预定图形对形成有所述电介质层的所述有源区和/或所述电绝缘层进行曝光并施加金属材料，以形成源区电极接触块、漏区电极接触块和栅区电极接触块。进一步地，所述引线的制备方法为：利用聚焦离子束诱导的化学沉积技术和/或有机化学气相外延技术，在所述电极接触块与所述电极接触孔之间形成引线。进一步地，所述引线包括第一、第二和第三引线；所述第一引线的制备方法为：从所述漏电极接触孔朝着背离所述自支撑功能结构层的方向沉积金属材料，以形成用来连接所述漏区电极接触块和所述漏电极接触孔的所述第一引线；所述第二引线的制备方法为：在所述源区电极接触块处生长第一纳米线，并通过应变加工使得所述第一纳米线朝着所述源电极接触孔弯曲至欧姆接触；所述第三引线的制备方法为：在所述栅区电极接触块处生长第二纳米线，并通过应变加工使得所述第二纳米线朝着所述栅电极接触孔弯曲至欧姆接触。进一步地，所述第一预定图形是在所述功能结构层处采用光刻方法加工预定光刻胶图形阵列，再通过金属蒸发、溶胶剥离或以金属图形作为掩模而获得；其中，所述光刻方法包括电子束光刻方法和光学光刻方法。进一步地，功能结构层的形成方法为：在所述电绝缘层处沉积半导体材料、金属材料或电绝缘材料，以形成所述功能结构层。进一步地，所述电介质层采用高K材料；其中，所述高K材料选自Al2O3、ZrO2、HfO2中的一种或多种组合。进一步地，所述三维环栅金属电极是通过利用光刻技术中的反曝光模式来控制光刻胶的厚度，并结合干法或湿法腐蚀和金属蒸镀制备而成。本专利技术通过利用应变诱导来实现基于三维微纳米功能结构的半导体场效应晶体管器件的金属电极与功能结构层的空间连接，使得本专利技术的方法所制备的晶体管器件具有有效的栅控特性，能各向同性调控源极与漏极之间的场效应，抑制边角效应，在微纳米级别提供更长且更宽的沟道，更小的串联电阻和寄生电容，减少漏端的电场扩散，从而有利于提高晶体管器件的性能。同时，本专利技术适合于微纳尺度多电极器件的加工，所涉及的工艺易于与平面加工兼容，有利于实现三维光、电、磁等多功能三维集成加工。此外，本专利技术的三维环栅结构半导体场效应晶体管的制备方法耗时少，且成品率高，灵活性高，可设计性高，易于根据需要制备出适配各种不同形貌以及几何尺寸的多功能结构。根据下文结合附图对本专利技术具体实施例的详细描述，本领域技术人员将会更加明了本专利技术的上述以及其他目的、优点和特征。附图说明后文将参照附图以示例性而非限制性的方式详细描述本专利技术的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：图1是根据本专利技术一个实施例的在基底上制备电绝缘层和功能材料层的示意图；图2是根据本专利技术一个实施例加工平面掩膜图形的示意图；图3是根据本专利技术一个实施例加工器件有源区的示意图；图4是根据本专利技术一个实施例在有源区上制备自支撑功能结构层的示意图；图5是根据本专利技术一个实施例制备器件间隔离层的示意图；图6是根据本专利技术一个实施例制备电介质层的示意图；图7是根据本专利技术一个实施例围绕自支撑功能结构层形成三维环栅金属电极的示意图；图8是根据本专利技术一个实施例刻蚀电极接触孔的示意图；图9是根据本专利技术一个实施例制备源、漏、栅区电极接触块以及第一引线的示意图；图10是根据本专利技术一个实施例的三维环栅半导体场效应晶体管的结构示意图，其中示出了利用应变诱导实现电极接触块与功能结构层之间的空间连线图。具体实施方式图10示出了本专利技术一个实施例的三维环栅半导体场效应晶体管的结构示意图。其制备过程具体包括电绝缘层14和功能结构层16的制备步骤。图1是根据本专利技术一个实施例的在基底12上制备电绝缘层14和功能结构层16的示意图。参考图1，可以选用本文档来自技高网...

【技术保护点】
一种三维环栅半导体场效应晶体管的制备方法，包括如下步骤：提供一基底，在所述基底处形成电绝缘层，并在所述电绝缘层处形成一层或多层功能结构层；按照第一预定图形刻蚀所述功能结构层，以在所述电绝缘层处形成一有源区，并按照第二预定图形刻蚀至少部分所述有源区，以在所述有源区处获得具有第一高度的自支撑功能结构层；在除所述自支撑功能结构层以外的其他区域处生长电绝缘材料，以形成隔离层，并在所述自支撑功能结构层和所述隔离层处形成电介质层；在形成有所述电介质层的所述自支撑功能结构层的表面处施加金属材料，以围绕所述自支撑功能结构层形成三维环栅金属电极，所述三维环栅金属电极具有小于所述第一高度的第二高度；在形成有所述电介质层的所述自支撑功能结构层和/或所述三维环栅金属电极处刻蚀出电极接触孔；在形成有所述电介质层的所述有源区和/或所述电绝缘层处形成电极接触块，并在所述电极接触块与所述电极接触孔之间形成引线，以将所述电极接触块和所述电极接触孔连通，从而制备得到所述三维环栅半导体场效应晶体管。

【技术特征摘要】
1.一种三维环栅半导体场效应晶体管的制备方法，包括如下步骤：提供一基底，在所述基底处形成电绝缘层，并在所述电绝缘层处形成一层或多层功能结构层；按照第一预定图形刻蚀所述功能结构层，以在所述电绝缘层处形成一有源区，并按照第二预定图形刻蚀至少部分所述有源区，以在所述有源区处获得具有第一高度的自支撑功能结构层；在除所述自支撑功能结构层以外的其他区域处生长电绝缘材料，以形成隔离层，并在所述自支撑功能结构层和所述隔离层处形成电介质层；在形成有所述电介质层的所述自支撑功能结构层的表面处施加金属材料，以围绕所述自支撑功能结构层形成三维环栅金属电极，所述三维环栅金属电极具有小于所述第一高度的第二高度；在形成有所述电介质层的所述自支撑功能结构层和/或所述三维环栅金属电极处刻蚀出电极接触孔；在形成有所述电介质层的所述有源区和/或所述电绝缘层处形成电极接触块，并在所述电极接触块与所述电极接触孔之间形成引线，以将所述电极接触块和所述电极接触孔连通，从而制备得到所述三维环栅半导体场效应晶体管。2.根据权利要求1所述的制备方法，其中，所述电极接触孔的制备方法包括如下步骤：分别在所述自支撑功能结构层的顶面、底面以及所述三维环栅金属电极的侧面处对应地刻蚀出源电极接触孔、漏电极接触孔和栅电极接触孔。3.根据权利要求2所述的制备方法，其中，所述源电极接触孔和所述栅电极接触孔处不存在所述电介质层，所述漏电极接触孔处不存在所述电介质层和所述隔离层。4.根据权利要求2或3所述的制备方法，其中，所述电极接触块的制备方法包括如下步骤：按照第三预定图形对形成有所述电介质层的所述有源区和/或所述电绝缘层进行曝光并施加金...

【专利技术属性】
技术研发人员：顾长志，郝婷婷，李无瑕，李俊杰，
申请(专利权)人：中国科学院物理研究所，
类型：发明
国别省市：北京,11