一种SOI横向绝缘栅双极晶体管制造技术

本发明专利技术提供一种SOI横向绝缘栅双极晶体管，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅、P条、N条；本发明专利技术利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。

A SOI transverse insulated gate bipolar transistor

The invention provides a SOI lateral insulated gate bipolar transistor, including its cellular structure: a substrate, a buried oxide layer, the thickness of the dielectric layer, N layer, P thick silicon drift region P type well region, the heavily doped emitter region and N type heavily doped region, a thin silicon layer, P type N type drift region N type buffer, the heavily doped emitter electrode area, a contact electrode, a collector contact electrode, a gate oxide layer, polysilicon gate, P, N; the invention uses the medium field enhancement theory to enhance the electric field in the buried layer, thereby improving the vertical breakdown voltage of SOI devices; near source emission by layer N drift region very thick silicon area to reduce device on resistance, the thin silicon layer N type drift region and thick silicon layer N drift region respectively by the transverse linear variation of doping, the adjustment of the surface electric field distribution, which hold the breakdown voltage is high at the same time, greatly reduce Specific conduction resistance.

【技术实现步骤摘要】
一种SOI横向绝缘栅双极晶体管
本专利技术属于半导体功率器件
，具体涉及一种SOI横向绝缘栅双极晶体管。
技术介绍
相较于常规的体硅技术，SOI技术具有高速、低功耗、高集成度、寄生效应小、隔离特性良好、闭锁效应小以及强抗辐射能力等优点，使集成电路的可靠性和抗软失误能力大大提高，从而正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。横向绝缘栅双极晶体管(LIGBT：LateralInsulatedGateBipolarTransistor)具有高输入阻抗、电压控制以及低导通电阻等优点，且具有纵向器件所不具有的易于集成的优势。因此，横向绝缘栅双极晶体管越来越受到关注和推崇，从而发展越发迅速，应用领域越发广泛。然而，横向高压器件较低的纵向耐压限制了其在HVIC中的应用，根据SOI介质场增强(ENhancedDIelectriclayerField，简称ENDIF)普适理论，采用超薄顶层硅可提高SOI器件的纵向耐压，但同时也导致了较大的比导通电阻，器件耐压和导通电阻之间的相互制约关系限制了SOI-LIGBT即SOI横向绝缘栅双极晶体管的进一步发展。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提出一种保持器件高的击穿电压的同时降低器件比导通电阻的SOI横向绝缘栅双极晶体管。为实现上述专利技术目的，本专利技术技术方案如下：一种SOI横向绝缘栅双极晶体管，其元胞结构包括：衬底、设置在衬底上表面的埋氧层、埋氧层上方的厚介质层、厚介质层左侧的厚硅层N型漂移区、厚硅层N型漂移区内部左端的P阱区、所述P阱区内部设置的相互独立的P型重掺杂发射极区和N型重掺杂区；分别与厚介质层下表面和埋氧层上表面相切的超薄顶层硅N型漂移区、沿纵向方向贯穿设置在厚介质层右端的N型buffer区、N型buffer区内部的P型重掺杂集电极区、P阱区上表面的发射极接触电极、设置在P型重掺杂发射极区上表面的集电极接触电极、设置于P阱区上表面的栅氧化层、设置于栅氧化层上表面的多晶硅栅；还包括P条、N条，所述N条与P条在纵向上交替设置于P阱区和厚介质层之间的厚硅层漂移区中，所述埋氧层与厚硅层N型漂移区、超薄顶层硅N型漂移区以及N型buffer区的下表面相连接；所述厚介质层设置在靠近N型buffer区的一端，其下表面与超薄顶层硅N型漂移区的上表面相接触，所述P型重掺杂发射极区和N型重掺杂区的上表面与设置在P阱区上表面的发射极接触电极连接，栅氧化层的左边界与N型重掺杂区的右端部分重叠，栅氧化层的右边界延伸到P阱区的右端。具体的，所述元胞结构中，交替设置的N条与P条，其排列的顺序与位置可以互换。例如可以为N–P–N–P……，也可为P–N–P–N……排列。作为优选方式，所述衬底为P型硅或为N型硅，SOI层为P型或为N型。作为优选方式，所述超薄顶层硅N型漂移区和厚硅层N型漂移区通过分段式线性变掺杂或均匀掺杂或阶梯掺杂的掺杂方式形成。作为优选方式，厚介质层的右端与N型buffer区相切。所述厚介质层与N型buffer区之间的相对距离可以根据不同的耐压要求进行调整，其中厚介质层右端与N型buffer区相切时可进一步降低集电极的高电场，从而使得器件的稳定性更好。作为优选方式，所述元胞结构中，厚硅层N型漂移区中交替设置的N条与P条不与埋氧层的上表面相接触。作为优选方式，所述元胞结构中，厚硅层N型漂移区中交替设置的N条与P条与埋氧层的上表面相接触。作为优选方式，所述元胞结构中，厚硅层N型漂移区中交替设置的N条与P条位于器件体内。作为优选方式，P条的宽度大于N条的宽度。这样是考虑到器件实际吸硼排磷导致的对P条的辅助耗尽作用，因此可适当地调整P条的宽度，使得P条宽于N条。作为优选方式，所述元胞结构中，发射极接触电极和集电极接触电极的上端分别通过第一通孔、第二通孔，引入第二层金属分别作为源极场板、漏极场板。本专利技术的技术方案，首先在SOILIGBT的N型漂移区中靠近集电极区域采用部分超薄顶层硅N型漂移区，当集电极加正压时，根据ENDIF理论，通过提高硅的临界击穿电场的方法增强埋层电场，从而提高SOI器件的纵向击穿电压，其次，对于漂移区的超薄顶层硅N型漂移区采用横向线性变掺杂，改善靠近集电极漂移区的横向电场分布，使其分布更均匀，从而提高器件的横向击穿电压；然后在靠近发射极区域采用厚硅层N型漂移区，对于厚硅层N型漂移区也采用横向线性变掺杂的方式调整其表面电场分布，同时厚硅层N型漂移区可用来降低器件的比导通电阻，并通过在厚硅层漂移区中加入交替的N条与P条，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。本专利技术的有益效果为：通过在SOI横向绝缘栅双极晶体管的N型漂移区中靠近集电极区域采用部分超薄顶层硅N型漂移区，利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，其次，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持功器件高的击穿电压的同时，极大地降低了比导通电阻，进一步的，在厚硅层N型漂移区中加入低阻导通通道使得器件比导通电阻再次降低，从而使得器件有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。附图说明图1是传统横向绝缘栅双极晶体管器件结构示意图；图2是本专利技术的一种SOI横向绝缘栅双极晶体管器件结构示意图；图3是本专利技术中厚介质层右端与N型buffer区相切时的器件结构示意图；图4是本专利技术中厚硅层漂移区中交替设置的N条与P条与埋氧层的上表面相接触的一种示例结构示意图；图5是本专利技术中厚硅层漂移区中交替设置的N条与P条设置于器件体内的一种示例结构示意图；图6是本专利技术中P条宽于N条的一种示例结构示意图；图7是本专利技术元胞结构中P条与N条位置互换且不与埋氧层上表面相接触的一种示例结构示意图；图8是本专利技术元胞结构中P条与N条位置互换且与埋氧层上表面相接触的一种示例结构示意图；图9是本专利技术元胞结构中P条与N条位置互换且设置于器件体内的一种示例结构示意图；图10是本专利技术元胞结构中P条与N条位置互换且P条宽于N条的一种示例结构示意图；图11是本专利技术中无N条与P条的一种示例结构示意图；图12是本专利技术中无N条与P条且厚介质层与N型buffer区相切时的器件结构示意图；图13是本专利技术中引入金属场板的器件横截面结构示意图；图14是本专利技术的一种SOI横向绝缘栅双极晶体管漂移区分段线性变掺杂的浓度分布图。其中，1为衬底，2为埋氧层，3为厚介质层，4为厚硅层N型漂移区，5为发射极接触电极，6为集电极接触电极，7为多晶硅栅，8为栅氧化层，9为第一通孔，91为第二通孔，10为层间介质，11为P型重掺杂发射极区，12为P阱区，13为P型重掺杂集电极区，14为P条，41为N型buffer区，42为N型重掺杂区，43为超薄顶层硅N型漂移区，44为N条，51为源极场板，61为漏极场板。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节本文档来自技高网...

【技术保护点】
一种SOI横向绝缘栅双极晶体管，其特征在于其元胞结构包括：衬底(1)、设置在衬底(1)上表面的埋氧层(2)、埋氧层(2)上方的厚介质层(3)、厚介质层(3)左侧的厚硅层N型漂移区(4)、厚硅层N型漂移区(4)内部左端的P阱区(12)、所述P阱区(12)内部设置的相互独立的P型重掺杂发射极区(11)和N型重掺杂区(42)；分别与厚介质层(3)下表面和埋氧层(2)上表面相切的超薄顶层硅N型漂移区(43)、沿纵向方向贯穿设置在厚介质层(3)右端的N型buffer区(41)、N型buffer区(41)内部的P型重掺杂集电极区(13)、P阱区(12)上表面的发射极接触电极(5)、设置在P型重掺杂发射极区(13)上表面的集电极接触电极(6)、设置于P阱区(12)上表面的栅氧化层(8)、设置于栅氧化层(8)上表面的多晶硅栅(7)；还包括P条(14)、N条(44)，所述N条(44)与P条(14)在纵向上交替设置于P阱区(12)和厚介质层(3)之间的厚硅层漂移区(4)中，所述埋氧层(2)与厚硅层N型漂移区(4)、超薄顶层硅N型漂移区(43)以及N型buffer区(41)的下表面相连接；所述厚介质层(3)设置在靠近N型buffer区(41)的一端，其下表面与超薄顶层硅N型漂移区(43)的上表面相接触，所述P型重掺杂发射极区(11)和N型重掺杂区(42)的上表面与设置在P阱区(12)上表面的发射极接触电极(5)连接，栅氧化层(8)的左边界与N型重掺杂区(42)的右端部分重叠，栅氧化层(8)的右边界延伸到P阱区(12)的右端。...

【技术特征摘要】
1.一种SOI横向绝缘栅双极晶体管，其特征在于其元胞结构包括：衬底(1)、设置在衬底(1)上表面的埋氧层(2)、埋氧层(2)上方的厚介质层(3)、厚介质层(3)左侧的厚硅层N型漂移区(4)、厚硅层N型漂移区(4)内部左端的P阱区(12)、所述P阱区(12)内部设置的相互独立的P型重掺杂发射极区(11)和N型重掺杂区(42)；分别与厚介质层(3)下表面和埋氧层(2)上表面相切的超薄顶层硅N型漂移区(43)、沿纵向方向贯穿设置在厚介质层(3)右端的N型buffer区(41)、N型buffer区(41)内部的P型重掺杂集电极区(13)、P阱区(12)上表面的发射极接触电极(5)、设置在P型重掺杂发射极区(13)上表面的集电极接触电极(6)、设置于P阱区(12)上表面的栅氧化层(8)、设置于栅氧化层(8)上表面的多晶硅栅(7)；还包括P条(14)、N条(44)，所述N条(44)与P条(14)在纵向上交替设置于P阱区(12)和厚介质层(3)之间的厚硅层漂移区(4)中，所述埋氧层(2)与厚硅层N型漂移区(4)、超薄顶层硅N型漂移区(43)以及N型buffer区(41)的下表面相连接；所述厚介质层(3)设置在靠近N型buffer区(41)的一端，其下表面与超薄顶层硅N型漂移区(43)的上表面相接触，所述P型重掺杂发射极区(11)和N型重掺杂区(42)的上表面与设置在P阱区(12)上表面的发射极接触电极(5)连接，栅氧化层(8)的左边界与N型重掺杂区(42)的右端部分重叠，栅氧化层(8)的右边界延...

【专利技术属性】
技术研发人员：乔明，詹珍雅，章文通，肖倩倩，何逸涛，王正康，余洋，张波，
申请(专利权)人：电子科技大学，电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：四川,51