半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。该制作半导体元件的方法包括：首先提供一基底，该基底上设有一栅极结构、一第一间隙壁环绕该栅极结构以及一接触洞蚀刻停止层设于该第一间隙壁旁，然后形成一遮盖层于栅极结构、第一间隙壁及接触洞蚀刻停止层上，并接着去除部分遮盖层以形成一第二间隙壁于接触洞蚀刻停止层旁。

Semiconductor element and manufacturing method thereof

The invention discloses a semiconductor component and a manufacturing method thereof. The method includes fabricating semiconductor element: first to provide a substrate, the substrate is provided with a gate structure, a first clearance wall surrounding the gate structure and a contact hole etch stop layer is arranged on the first clearance wall adjacent to and form a covering layer on the gate structure, the gap between the wall and the first contact hole etch stop layer. And then removing the part covering layer to form a contact hole in the wall of the second gap adjacent the etch stop layer.

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种于接触洞蚀刻停止层旁形成间隙壁的方法。
技术介绍
在现有半导体产业中，多晶硅系广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boronpenetration)效应导致元件效能降低，及其难以避免的空乏效应(depletioneffect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(workfunction)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。在现今金属栅极晶体管制作过程中，特别是在进行自行对准接触插塞(self-alignedcontacts,SAC))制作工艺时通常会先去除部分金属栅极并于金属栅极上填入一保护用的硬掩模。然而现行于金属栅极上设置硬掩模的设计已无法在形成接触洞时确保金属栅极不受到损害。因此如何改良现行金属栅极制作工艺即为现今一重要课题。
技术实现思路
为解决上述问题，本专利技术优选实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上设有一栅极结构、一第一间隙壁环绕该栅极结构以及一接触洞蚀刻停止层设于该第一间隙壁旁，然后形成一遮盖层于栅极结构、第一间隙壁及接触洞蚀刻停止层上，并接着去除部分遮盖层以形成一第二间隙壁于接触洞蚀刻停止层旁。本专利技术另公开一种半导体元件，包含：一基底，一栅极结构设于基底上，一第一间隙壁环绕栅极结构，一接触洞蚀刻停止层设于第一间隙壁旁以及一第二间隙壁设于接触洞蚀刻停止层旁。附图说明图1至图11为本专利技术优选实施例制作一半导体元件的方法示意图；图12为本专利技术另一实施例的一半导体元件的结构示意图。主要元件符号说明12基底14鳍状结构16栅极结构18栅极结构20栅极结构22栅极结构24高介电常数介电层26栅极电极28第一硬掩模30第二硬掩模32间隙壁34源极/漏极区域36接触洞蚀刻停止层38掩模层40第一层间介电层42遮盖层44遮盖层46遮盖层48间隙壁50间隙壁52间隙壁54第二层间介电层56功函数金属层58低阻抗金属层66金属栅极68金属栅极70金属栅极72金属栅极74接触插塞具体实施方式请参照图1至图11，图1至图11为本专利技术优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(SOI)基板，其上可定义有一晶体管区，例如一PMOS晶体管区或一NMOS晶体管区。基底12上具有至少一鳍状结构14及一绝缘层(图未示)，其中鳍状结构14的底部被绝缘层，例如氧化硅所包覆而形成浅沟隔离，且部分的鳍状结构14上另分别设有多个栅极结构16、18、20、22。需注意的是，本实施例虽以四个栅极结构16、18、20、22为例，但栅极结构16、18、20、22的数量并不局限于此，而可视制作工艺需求任意调整。鳍状结构14的形成方式可以包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中。接着，对应三栅极晶体管元件及双栅极鳍状晶体管元件结构特性的不同，而可选择性去除或留下图案化掩模，并利用沉积、化学机械研磨(chemicalmechanicalpolishing,CMP)及回蚀刻制作工艺而形成一环绕鳍状结构14底部的浅沟隔离。除此之外，鳍状结构14的形成方式另也可以是先制作一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上成长出半导体层，此半导体层即可作为相对应的鳍状结构14。同样的，另可以选择性去除或留下图案化硬掩模层，并通过沉积、CMP及回蚀刻制作工艺形成一浅沟隔离以包覆住鳍状结构14的底部。另外，当基底12为硅覆绝缘基板时，则可利用图案化掩模来蚀刻基底上的一半导体层，并停止于此半导体层下方的一底氧化层以形成鳍状结构，故可省略前述制作浅沟隔离的步骤。栅极结构16、18、20、22的制作方式可依据制作工艺需求以先栅极(gatefirst)制作工艺、后栅极(gatelast)制作工艺的先栅极介电层(high-kfirst)制作工艺以及后栅极制作工艺的后栅极介电层(high-klast)制作工艺等方式制作完成。以本实施例的先栅极介电层制作工艺为例，可先于鳍状结构14上形成一优选包含高介电常数介电层24、多晶硅材料所构成的栅极电极26、第一硬掩模28与第二硬掩模30所构成的栅极结构16、18、20、22，然后于栅极结构16、18、20、22侧壁形成间隙壁32。在本实施例中，高介电常数介电层24包含介电常数大于4的介电材料，例如是选自氧化铪(hafniumoxide，HfO2)、硅酸铪氧化合物(hafniumsiliconoxide，HfSiO4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride，HfSiON)、氧化铝(aluminumoxide，Al2O3)、氧化镧(lanthanumoxide，La2O3)、氧化钽(tantalumoxide，Ta2O5)、氧化钇(yttriumoxide，Y2O3)、氧化锆(zirconiumoxide，ZrO2)、钛酸锶(strontiumtitanateoxide，SrTiO3)、硅酸锆氧化合物(zirconiumsiliconoxide，ZrSiO4)、锆酸铪(hafniumzirconiumoxide，HfZrO4)、锶铋钽氧化物(strontiumbismuthtantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(leadzirconatetitanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(bariumstrontiumtitanate,BaxSr1-xTiO3,BST)、或其组合所组成的群组。其次，第一硬掩模28与第二硬掩模30优选由不同材料所构成，例如第一硬掩模28可包含氮化硅而第二硬掩模30可包含氧化硅，但不局限于此。间隙壁32可选自由二氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组，但不局限于此。接着于间隙壁32两侧的鳍状结构14以及/或基底12中形成一源极/漏极区域34及/或外延层(图未示)，并选择性于源极/漏极区域34及/或外延层的表面形成一金属硅化物(图未示)。然后形成一接触洞蚀刻停止层36于栅极结构16、18、20、22与基底12上，其中接触洞蚀刻停止层36可选自由氮化硅以及氮碳化硅所构成的群组，但并不局限于此。随后如图2所示，形成一掩模层38于栅极结构16、18、20、22与接触洞蚀刻停止层36上并填满栅极结构16、18、20、22之间的空间。在本实施例中，掩模层38可包含一有机介电层(organicdielectriclayer,ODL)以及/或一光致抗蚀剂层，但不局限于此。如图3所示，然后进行一蚀刻制作工艺，去除部分掩模层38并使掩模层38的上表面略低于第二硬掩模30的上表面。如图4所示，接着再进行一蚀刻制作工艺，去除第二硬掩模30旁的部分接触洞蚀刻停本文档来自技高网...

【技术保护点】
一种制作半导体元件的方法，包含：提供一基底，该基底上设有栅极结构、第一间隙壁环绕该栅极结构以及接触洞蚀刻停止层设于该第一间隙壁旁；形成一遮盖层于该栅极结构、该第一间隙壁及该接触洞蚀刻停止层上；以及去除部分该遮盖层以形成一第二间隙壁于该接触洞蚀刻停止层旁。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：提供一基底，该基底上设有栅极结构、第一间隙壁环绕该栅极结构以及接触洞蚀刻停止层设于该第一间隙壁旁；形成一遮盖层于该栅极结构、该第一间隙壁及该接触洞蚀刻停止层上；以及去除部分该遮盖层以形成一第二间隙壁于该接触洞蚀刻停止层旁。2.如权利要求1所述的方法，还包含：形成该第一间隙壁于该栅极结构旁，该栅极结构包含第一硬掩模以及第二硬掩模设于一栅极电极上；形成该接触洞蚀刻停止层于该基底、该第一间隙壁及该第二硬掩模上；形成一掩模层于该接触洞蚀刻停止层上；去除部分该掩模层并使该掩模层的上表面低于该第二硬掩模的上表面；去除部分该接触洞蚀刻停止层及部分该第一间隙壁以暴露出该第二硬掩模；去除该掩模层；形成一第一层间介电层于该接触洞蚀刻停止层及该第二硬掩模上；平坦化部分该第一层间介电层及该第二硬掩模；去除该第一层间介电层；以及形成该遮盖层于该接触洞蚀刻停止层及该第一硬掩模上。3.如权利要求1所述的方法，...

【专利技术属性】
技术研发人员：王嫈乔，林昭宏，傅思逸，郑志祥，冯立伟，洪裕祥，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71