高速差分放大电路制造技术

本实用新型专利技术公开了一种高速差分放大电路，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第一电流源和第二电流源。本实用新型专利技术一种高速差分放大电路通过第一NMOS管和第二NMOS管组成的差分输入对管、第三NMOS管和第四NMOS管组成的差分输出负载，结合第一电容和第二电容实现差分信号放大，不仅电路结构简单，而且放大性能良好，适用于高速电路，实用性强，适用范围广。本实用新型专利技术作为一种高速差分放大电路，可广泛应用于放大电路领域。

【技术实现步骤摘要】
高速差分放大电路
本技术涉及放大电路领域，尤其是一种高速差分放大电路。
技术介绍
CMOS器件：指的是采用互补金属氧化物半导体工艺(ComplementaryMetalOxideSemiconductor)制造出来的平面型场三端器件，可用来做开关或放大等。包括P型MOS管和N型MOS管，所以被称为互补金属氧化物半导体工艺。也有单独的P型金属氧化物半导体工艺和N型金属氧化物半导体工艺，现在用的比较少。通常包括栅极(Gate)，源极(Source)和漏极(Drain)三个端口。栅极一般起控制作用。放大电路，是指对输入信号进行电压或者电流或者功率放大的电路，而且该放大增益可在一定范围内调节。一般芯片内部电压放大的比较多，在某个特定频率下，输出的信号范围和输入信号的比值称为增益。随着输入信号的增加，一般放大器的放大能力受到寄生电容等的影响下降。当输入信号的增益降低到低频增益的0.707或者降低3dB时，该频率称为该放大器的带宽。带宽越高，该放大器能放大信号的频率范围越高。差分电路指输入信号是差分信号，一边信号变大，另外一边信号变小，反之亦然。差分电路的输出可以是单端也可以是双端差分。一般的增益可调节放大电路如图1所示，一个可变电阻Rs接在两个NMOS管M1和M2的源极中间，起到负反馈的作用；使得增益可近似为MOS管漏极和源极之间的电阻的比；这种电路的线性度比较好，增益是两个电阻的比值，比较稳定，不随工艺角变化，输出负载决定了该放大电路的带宽，因此该放大电路不适合应用于高速电路，实用性低，适用范围窄。
技术实现思路
为了解决上述技术问题，本技术的目的是提供一种放大性能稳定的高速差分放大电路。本技术所采用的技术方案是：一种高速差分放大电路，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第一电流源和第二电流源，所述第一NMOS管和第二NMOS管的栅极分别为高速差分放大电路的第一差分输入端和第二差分输入端，所述第一NMOS管的源极、第二NMOS管的源极分别通过第一电流源、第二电流源接地，所述第一NMOS管的漏极、第二NMOS管的漏极分别与第三NMOS管的源极、第四NMOS管的源极连接，所述第三NMOS管的栅极、第四NMOS管的栅极分别通过第一电阻、第二电阻连接电源，所述第三NMOS管的漏极、第四NMOS管的漏极分别连接电源，所述第一电容连接在第三NMOS管的栅极和源极之间，所述第二电容连接在第四NMOS管的栅极和源极之间，所述第一NMOS管的漏极和第二NMOS管的漏极分别为高速差分放大电路的第一差分输出端和第二差分输出端。进一步地，所述高速差分放大电路还包括第三电阻，所述第一NMOS管的源极与第三电阻的一端连接，所述第三电阻的另一端与第二NMOS管的源极连接。进一步地，所述高速差分放大电路还包括第三电容，所述第三电容与第三电阻并联。本技术的有益效果是：本技术高速差分放大电路通过第一NMOS管和第二NMOS管组成的差分输入对管、第三NMOS管和第四NMOS管组成的差分输出负载，结合第一电容和第二电容实现差分信号放大，不仅电路结构简单，而且放大性能良好，适用于高速电路，实用性强，适用范围广。附图说明下面结合附图对本技术的具体实施方式作进一步说明：图1是现有技术的电路图；图2是本技术高速差分放大电路实施例一的电路图；图3是本技术高速差分放大电路实际使用时的电路图；图4是本技术高速差分放大电路实施例二的电路图；图5是本技术高速差分放大电路实施例三的电路图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。实施例一一种高速差分放大电路，参考图2，图2是本技术一种高速差分放大电路实施例一的电路图，具体地，高速差分放大电路包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一电容C1、第二电容C2、第一电流源IW1和第二电流源IW2，第一NMOS管M1和第二NMOS管M2的栅极分别为高速差分放大电路的第一差分输入端INP和第二差分输入端INN，第一NMOS管M1的源极、第二NMOS管M2的源极分别通过第一电流源IW1、第二电流源IW2接地，第一NMOS管M1的漏极、第二NMOS管M2的漏极分别与第三NMOS管M3的源极、第四NMOS管M4的源极连接，第三NMOS管M3的栅极、第四NMOS管M4的栅极分别通过第一电阻R1、第二电阻R2连接电源VAA，第三NMOS管M3的漏极、第四NMOS管M4的漏极分别连接电源VAA，第一电容C1连接在第三NMOS管M3的栅极和源极之间，第二电容C2连接在第四NMOS管M4的栅极和源极之间，第一NMOS管M1的漏极和第二NMOS管M2的漏极分别为高速差分放大电路的第一差分输出端OUTN和第二差分输出端OUTP。第一NMOS管M1和第二NMOS管M2是差分输入对管，将输入的差分电压信号转换成差分电流，第三NMOS管M3和第四NMOS管M4是差分输出负载，将电流信号转换成电压信号。本技术的高速差分放大电路不仅结构简单，实现成本低，而且适用于高速电路，具体地，如下说明：参考图3，图3是本技术一种高速差分放大电路实际使用时的电路图，高速差分放大电路连接负载时，如图3所示，负载电容Cload1和Cload2分别连接在第一差分输出端OUTN与地之间、第二差分输出端OUTP与地之间。在低频的时候，第一电容C1的阻抗极大，第三NMOS管M3的电压由第一电阻R1接到电源VAA上，因此第三NMOS管M3形成一个二极管连接的MOS管，其栅极和漏极的电压由第三NMOS管M3的管子尺寸和流过其电流决定。由于第三NMOS管M3的栅极直流电压是电源电压，因此第三NMOS管M3的漏极直流电压或者输出的直流电压自动确定，因此高速差分放大电路的输出不需要额外的共模反馈电路提供稳定的共模电压，电路结构简单且成本较低。低频增益为gm1/gm3，其中，gm1、gm3分别为第一NMOS管M1和第三NMOS管M3的跨导。在高频的时候，第一电容C1的阻抗变小，其将一部分输出信号反馈到第三NMOS管M3的栅极，保证第三NMOS管M3的栅极和源极之间保证一定的固定压降，使得第三NMOS管M3的输出电流基本保持稳定，第一NMOS管M1的信号电流大部分流入负载，从而保证了高频的时候的信号增益，高频增益为gm1/Cload1，其中，gm1为第一NMOS管M1的跨导，Cload1为负载电容Cload1的电容值，因此，本技术的差分放大电路可以应用于高速电路，不仅放大性能稳定，而且实用性良好。实施例二实施例二作为实施例一的技术方案的进一步改进，参考图4，图4是本技术一种高速差分放大电路实施例二的电路图，高速差分放大电路还包括第三电阻R3，第一NMOS管M1的源极与第三电阻R3的一端连接，第三电阻R3的另一端与第二NMOS管M2的源极连接。输入信号经过第三电阻R3负反馈之后，变得比较线性，从第一NMOS管M1和第二NMOS管M2流出的信号电流主要是经过负反馈处理后的电流，在第一NMOS管M1和第二NMOS管M2偏置电流大的情况下，信号电流大致等于输入电压除以第三电阻R3的电阻值。与本文档来自技高网...

【技术保护点】
一种高速差分放大电路，其特征在于，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第一电流源和第二电流源，所述第一NMOS管和第二NMOS管的栅极分别为高速差分放大电路的第一差分输入端和第二差分输入端，所述第一NMOS管的源极、第二NMOS管的源极分别通过第一电流源、第二电流源接地，所述第一NMOS管的漏极、第二NMOS管的漏极分别与第三NMOS管的源极、第四NMOS管的源极连接，所述第三NMOS管的栅极、第四NMOS管的栅极分别通过第一电阻、第二电阻连接电源，所述第三NMOS管的漏极、第四NMOS管的漏极分别连接电源，所述第一电容连接在第三NMOS管的栅极和源极之间，所述第二电容连接在第四NMOS管的栅极和源极之间，所述第一NMOS管的漏极和第二NMOS管的漏极分别为高速差分放大电路的第一差分输出端和第二差分输出端。

【技术特征摘要】
1.一种高速差分放大电路，其特征在于，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第一电流源和第二电流源，所述第一NMOS管和第二NMOS管的栅极分别为高速差分放大电路的第一差分输入端和第二差分输入端，所述第一NMOS管的源极、第二NMOS管的源极分别通过第一电流源、第二电流源接地，所述第一NMOS管的漏极、第二NMOS管的漏极分别与第三NMOS管的源极、第四NMOS管的源极连接，所述第三NMOS管的栅极、第四NMOS管的栅极分别通过第一电阻、第二电阻连接电源，所述第...

【专利技术属性】
技术研发人员：刘雄，
申请(专利权)人：广州昌钰行信息科技有限公司，
类型：新型
国别省市：广东,44