用于去除在外延生长期间形成的核的方法技术

技术编号:15343721 阅读:164 留言:0更新日期:2017-05-17 00:32
用于去除在选择性外延生长工艺期间形成的核的方法包括在具有一个或多个掩膜层的衬底上外延生长一个或多个半导体结构的第一集合。多个半导体结构的第二集合形成在一个或多个掩膜层上。该方法还包括在一个或多个半导体结构的第一集合上形成一个或多个保护层。多个半导体结构的第二集合的至少一个子集从一个或多个保护层暴露。该方法还包括,在一个或多个半导体结构的第一集合上形成一个或多个保护层之后,对多个半导体结构的第二集合的至少一个子集进行刻蚀。

【技术实现步骤摘要】
【国外来华专利技术】用于去除在外延生长期间形成的核的方法
本申请总体上涉及用于制造半导体器件的方法。更具体地,公开的实施例涉及用于去除外延生长工艺期间在半导体器件上形成的核的方法。
技术介绍
外延生长是在半导体衬底上创建结晶区的常用方法。然而,在半导体衬底的非期望区域中的半导体结构的形成是不希望的。例如,在半导体衬底的非期望区域生长的任何半导体结构可能不利地影响在衬底上形成的器件的电和/或机械特性。选择性外延生长(SEG)用于在半导体衬底的目标区域上创建结晶区。对于选择性外延生长,半导体衬底覆盖有掩膜材料,暴露底层衬底的某些区域。对于这样的半导体衬底,外延生长主要在半导体衬底的暴露区域上发生,而在掩膜材料上较少地发生。尽管选择性外延生长可以减少外延生长期间掩膜材料上的结构(例如,核或层的形式)的形成,但取决于工艺条件,很多半导体结构仍然可能在外延生长期间形成在掩膜材料上。已经进行了各种尝试来消除掩膜材料上的外延生长结构的形成。例如,已经找到某些生长条件来进一步抑制掩膜材料上的外延生长结构的形成。然而,与规定的生长条件的小的偏差可能容易导致掩膜材料上的外延生长结构更多形成。因此,这样的生长条件的使用受到限制。
技术实现思路
因此,需要去除外延生长期间形成的核的改进的方法。在一些实施例中,该方法对生长条件的变化不那么敏感。因此,这样的改进的方法还允许半导体结构的更快的外延生长,同时减少外延生长期间衬底的非期望区域上的半导体结构的形成。下文中更加详细给出了克服上文描述的限制和缺点的多个实施例。这些实施例提供了器件,以及制造这样的器件的方法。如下文更加详细地描述的,一些实施例涉及用于去除选择性外延生长工艺期间形成的核的方法,包括在具有一个或多个掩膜层的衬底上外延生长一个或多个半导体结构的第一集合。在一个或多个掩膜层上形成多个半导体结构的第二集合。该方法还包括在一个或多个半导体结构的第一集合上形成一个或多个保护层。多个半导体结构的第二集合的至少一个子集从一个或多个保护层暴露。该方法还包括在一个或多个半导体结构的第一集合上形成一个或多个保护层之后,刻蚀多个半导体结构的第二集合的至少一个子集。根据一些实施例,半导体器件包括衬底;位于该衬底上的第一掩膜层区域;以及位于该衬底上的第二掩膜层区域。第一掩膜层区域具有顶面和侧面,并且第二掩膜层区域具有顶面和侧面。半导体器件还包括第一半导体材料类型的外延生长的半导体结构。该外延生长的半导体结构位于第一掩膜层区域的侧面与第二掩膜层区域的侧面之间,并且该外延生长的半导体结构与第一掩膜层区域的侧面和第二掩膜层区域的侧面接触。第一掩膜层区域的顶面以及第二掩膜层区域的顶面不与除位于第一掩膜层区域的侧面与第二掩膜层区域侧面之间的外延生长的半导体结构之外的第一半导体材料类型的半导体接触。附图说明为了更好地理解上述的方面以及额外的方面及其实施例,将结合以下附图来参照下文的具体实施方式。图1A-1I是根据一些实施例的半导体衬底的局部截面图。图2A-2C是根据一些实施例的半导体衬底的局部截面图。图3A-3C是根据一些实施例的半导体衬底的局部截面图。图4A-4C是根据一些实施例的半导体衬底的局部截面图。图5A-5E是根据一些实施例的半导体衬底的局部截面图。图6A-6B是根据一些实施例的半导体衬底的局部截面图。图7A-7C是示出了根据一些实施例的去除在选择性外延生长工艺期间形成的核的方法的流程图。图8A-8B是根据一些实施例的刻蚀工艺之前的半导体衬底的扫描电子显微镜(SEM)图像。图9A-9B是根据一些实施例的刻蚀工艺之后的半导体衬底的扫描电子显微镜(SEM)图像。在全部附图中,相似的附图标记指代相对应的部分。除非另外说明,附图不是按比例绘制的。具体实施方式如上文解释的,非期望区域(例如,掩膜材料上)中的非期望半导体结构的形成可能导致半导体器件的差的电和/或机械特性。已经找到某些生长条件来减少非期望区域中的非期望的半导体结构的形成。例如,在外延生长期间将衬底暴露于刻蚀剂(例如,HCl气体)(例如,通过将HCl气体与沉积气体混合),从而允许在外延生长期间对非期望半导体结构的刻蚀。通过将刻蚀剂的刻蚀速率保持高于非期望的半导体结构形成的速率并且低于(目标半导体结构的)外延生长的速率,非期望的半导体结构的形成被减少或抑制。然而,刻蚀剂的存在影响外延生长半导体结构的速度。形成目标半导体结构的速率受到刻蚀反应的阻碍,并且由此,比没有刻蚀剂时形成目标半导体结构的速率慢。由此,形成目标半导体结构的降低的速率可能成为整个器件制造工艺中的瓶颈。此外,刻蚀剂的存在影响外延生长的半导体结构的形状。具体地,主导方向上的生长速率与非主导方向上的生长速率的比率被显著增大。例如,在锗外延生长中,(100)是主导生长方向。当主导方向上的生长速率与非主导方向上的生长速率的比率增大时,产生的外延生长的锗结构具有带有(311)斜坡的金字塔形状。由此,刻蚀剂的存在使得获得与金字塔形状不同的形状的半导体结构更有挑战性。此外,如果形成具有带有(311)斜坡的金字塔形状的锗来覆盖某些区域,则锗金字塔的高度可能是高的,这使得获取平坦化的表面(例如,通过使用化学机械平坦化(CMP)工艺)更有挑战性。在另一个实施例中,降低外延生长期间的温度和压力被认为能减少外延生长期间的非期望半导体结构的形成。然而,降低沉积温度降低了生长的半导体结构的结晶度,这导致半导体器件中的增大的漏电流。降低压力可能导致更低的沉积速率并且增大半导体结构的粗糙度,这将使制造的设备的性能下降。在又一个示例中,增大锗烷气体(GeH4)的压力有利于平坦的锗岛的生长,但增加了外延生长期间的非期望的半导体结构的形成。类似地,增大氢气(H2)的压力有利于平坦的锗岛的生长,但增加了外延生长期间的非期望的半导体结构的形成。本文描述了解决以上问题的方法。通过不使用(或使用更少的)刻蚀剂来外延生长半导体结构,半导体结构可以被更快地生长。此外,半导体结构的形状被刻蚀剂更少地影响,这是因为外延生长期间没有(或更少的)刻蚀剂存在。此外,在外延生长期间,压力和/或温度不需要被降低。尽管不使用(或使用更少的)刻蚀剂(并且在正常的压力和温度下)的外延生长将导致非期望区域上(例如,掩膜材料上)的半导体结构的形成,但非期望区域上的这样的半导体结构之后通过刻蚀工艺被去除。由此,可以获得衬底的目标区域中的外延生长的半导体结构,而在非期望区域中没有或者有减少的半导体结构。将参照某些实施例,这些实施例的示例在附图中示出。尽管将结合实施例描述底层的原理,但应该理解的是,这不是要将权利要求的范围仅限制到这些特定实施例。相反,权利要求是要覆盖权利要求范围内的替代、修改和等同。此外,在下面的描述中,阐述了大量的特定细节来提供对本专利技术的充分理解。然而,对本领域技术人员显而易见的是,本专利技术可以在没有这些特定细节的情况下实现。在其他实例中,没有详细描述对本领域技术人员公知的方法、过程、部件、以及网络,以避免使底层原理的方面难以理解。还应该理解的是,本文中可能使用术语第一、第二等来描述各种元件,但这些元件不应该被这些术语限制。这些术语仅用于元件间的区分。例如,第一集合可以被称为第二集合,并且类似地,第二集合可以被称为第一集合,而不偏离权利要求的范围。本文档来自技高网...
用于去除在外延生长期间形成的核的方法

【技术保护点】
用于去除在选择性外延生长工艺期间形成的核的方法,包括:在具有一个或多个掩膜层的衬底上外延生长一个或多个半导体结构的第一集合,其中,多个半导体结构的第二集合形成在一个或多个掩膜层上;在所述一个或多个半导体结构的第一集合上形成一个或多个保护层,其中,所述多个半导体结构的第二集合的至少一个子集从所述一个或多个保护层暴露;以及,在所述一个或多个半导体结构的第一集合上形成所述一个或多个保护层之后,对所述多个半导体结构的第二集合的至少一个子集进行刻蚀。

【技术特征摘要】
【国外来华专利技术】2015.05.22 US 62/165,816;2016.02.23 US 15/051,3621.用于去除在选择性外延生长工艺期间形成的核的方法,包括:在具有一个或多个掩膜层的衬底上外延生长一个或多个半导体结构的第一集合,其中,多个半导体结构的第二集合形成在一个或多个掩膜层上;在所述一个或多个半导体结构的第一集合上形成一个或多个保护层,其中,所述多个半导体结构的第二集合的至少一个子集从所述一个或多个保护层暴露;以及,在所述一个或多个半导体结构的第一集合上形成所述一个或多个保护层之后,对所述多个半导体结构的第二集合的至少一个子集进行刻蚀。2.根据权利要求1所述的方法,包括:在所述一个或多个保护层形成在所述一个或多个半导体结构的第一集合上之前,放弃对所述多个半导体结构的第二集合的至少一个子集的刻蚀。3.根据权利要求1或2所述的方法,包括:在开始所述衬底上的所述一个或多个半导体结构的第一集合的外延生长之后,放弃对所述多个半导体结构的第二集合的至少一个子集进行的刻蚀,直到在所述一个或多个半导体结构的第一集合上形成所述一个或多个保护层为止。4.根据权利要求1-3中任一项所述的方法,其中,所述一个或多个半导体结构的第一集合在单个的外延生长工艺中形成。5.根据权利要求1-4中任一项所述的方法,其中:所述一个或多个保护层包括一个或多个光刻胶层。6.根据权利要求1-5中任一项所述的方法,包括:在形成所述一个或多个保护层之前,至少在所述一个或多个半导体结构的第一集合上沉积一个或多个粘结层。7.根据权利要求6所述的方法,其中,所述一个或多个粘结层包括六甲基二硅烷和/或低温热氧化物。8.根据权利要求6或7所述的方法,包括:在对所述多个半导体结构的第二集合的至少一个子集进行刻蚀后,去除所述一个或多个粘结层。9.根据权利要求8所述的方法,其中,所述一个或多个保护层和所述一个或多个粘结层被同时去除。10.根据权利要求8所述的方法,其中,在去除所述一个或多个粘结层的至少部分后,去除所述一个或多个保护层。11.根据权利要求1-10中任一项所述的方法,还包括:在对所述多个半导体结构的第二集合的至少一个子集进行刻蚀后,去除所述一个或多个保护层。12.根据权利要求1-11中任一项所述的方法,还包括:在对所述多个半导体结构的第二集合的至少一个子集进行刻蚀后,对所述一个或多个半导体结构的第一集合的至少一个子集进行平坦化。13.根据权利要求1-12中任一项所述的方法,包括:当在具有一个或多个掩膜层的所述衬底上外延生长所述一个或多个半导体结构的第一集合时,在所述一个或多个掩膜层上形成多个半导体...

【专利技术属性】
技术研发人员:李齐珩罗栗金映植郑宇植
申请(专利权)人:思哲科技有限公司
类型:发明
国别省市:美国,US

相关技术
    暂无相关专利
网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1