半导体器件制造技术

在一些实施例中，一种半导体器件包括配置为半导体器件的阳极的第一阱区、配置为半导体器件的阴极的第一掺杂区域、配置为半导体器件的另一阴极的第二掺杂区域以及导电区域。第一阱区设置在第一掺杂区域和第二掺杂区域之间，并且配置为电连接导电区域。

semiconductor device

In some embodiments, the second doped region of a semiconductor device includes a first well region, as the anode of a semiconductor device is configured as the cathode of the semiconductor device, a first doped region configuration for cathode semiconductor device and conductive regions. The first well region is disposed between the first doped region and the second doped region and configured to electrically connect the conductive region.

【技术实现步骤摘要】
半导体器件
本专利技术的实施例涉及集成电路器件，更具体地，涉及半导体器件。
技术介绍
对掺杂的半导体材料(例如富有或耗尽载流子电荷的层)的表面施加金属层产生具有与半导体材料中的p-n结相当的性能的接触区域。该金属半导体接触区域的常用名为肖特基二极管。肖特基二极管充分限制电流流动至一个方向的能力是一种严重依赖集成电路制造和设计的性能。当正向偏置时，肖特基二极管处于“开启”状态并且电流流经二极管。当二极管反向偏置时，肖特基二极管处于“断开”状态并且理想地将不允许电流流动。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：第一阱区，配置为所述半导体器件的阳极；第一掺杂区域，配置为所述半导体器件的阴极；第二掺杂区域，配置为所述半导体器件的另一阴极；以及导电区域，其中，所述第一阱区设置在所述第一掺杂区域和所述第二掺杂区域之间，并且所述第一阱区配置为电连接所述导电区域。本专利技术的另一实施例提供了一种半导体器件，包括：第一阱区，配置为所述半导体器件的阳极；第一掺杂区域，配置为所述半导体器件的阴极；以及导电区域，设置在所述第一阱区下方并且与所述第一阱区相连，所述导电区域配置为当所述半导体器件是正向偏置的时产生电流。本专利技术的又一实施例提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底中形成导电区域；在所述衬底中形成阱；在所述阱中形成第一阱区以用作所述半导体器件的阳极，所述第一阱区配置为电连接所述导电区域；以及形成第一掺杂区域和第二掺杂区域以用作所述半导体器件的阴极，所述第一阱区设置在所述第一掺杂区域和所述第二掺杂区域之间。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1A是根据本专利技术的一些实施例的半导体器件的布局顶视图。图1B是根据本专利技术的一些实施例的图1A所示的半导体器件沿线A-A'截取的截面图。图2是根据本专利技术的一些实施例的半导体器件的图。图3A至图3F是根据本专利技术的一些实施例的示出制造半导体器件的方法的图。图4是根据本专利技术的一些实施例的示出形成半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。图1A是根据本专利技术的一些实施例的半导体器件1的布局顶视图。参照图1A，半导体器件1包括第一区域120和第二区域115。例如，在半导体器件1用作肖特基二极管的实施例中，第一区域120是阳极区域并且第二区域115是阴极区域。第一区域120由诸如浅沟槽隔离(STI)结构的隔离结构118限定。第一区域120包括第一阱区12和多个阱区18。第一阱区12基本设置在第一区域120的中心部分处。此外，第一阱区12是第一掺杂剂类型的半导体阱。在实施例中，第一掺杂剂类型是p型。此外，第一阱区12是深p阱。在本实施例中，第一阱区12用作半导体器件1的阳极。在图案化的导电层(未示出)中的第一阱区12上形成拾取AN(图1B所示)以用于电连接。在本实施例中，多个阱区18相对于第一阱区12基本对称地设置。多个阱区18的每个是第一掺杂剂类型的半导体阱。在本实施例中，多个阱区18也用作半导体器件1的阳极。在诸如STI结构的隔离结构118和隔离结构114之间限定第二区域115。第二区域115包括第一掺杂区域141和第二掺杂区域142。为了简洁和方便，图1A中仅示出两个掺杂区域141和142，然而第二区域115可以包括多个这样的掺杂区域。第一掺杂区域141和第二掺杂区域142相对于第一阱区12对称地设置。第二区域115(即，阴极区域)基本围绕第一区域(阳极区域)。第一掺杂区域141包括与第一掺杂剂类型相反的第二掺杂剂类型的掺杂剂。在实施例中，第二掺杂剂类型是n型。此外，第一掺杂区域141是重掺杂的n型区域。在本实施例中，第一掺杂区域141用作半导体器件1的阴极。在图案化的导电层中的第一掺杂区域141上形成拾取CA1(图1B所示)以用于电连接。同样地，第二掺杂区域142包括第二掺杂剂类型的掺杂剂。此外，第二掺杂区域142是重掺杂的n型区域。在本实施例中，第二掺杂区域142也用作半导体器件1的阴极。在图案化的导电层中的第二掺杂区域142上形成拾取CA2(图1B所示)以用于电连接。此外，在隔离结构114和隔离结构110(也包括STI结构的)之间限定阱区112。在实施例中，阱区112是第一掺杂剂类型的半导体阱。此外，阱区112是重掺杂的p阱。阱区112具有位于其中的多个第三掺杂区域16。为了简洁和方便，图1A中仅示出两个第三掺杂区域16。多个第三掺杂区域16的每个均包括第一掺杂剂类型的掺杂剂。此外，多个第三掺杂区域16的每个均是重掺杂的p型区域。第三掺杂区域16包括用于阱区112的电连接的拾取。第三掺杂区域16通过隔离结构114与第一掺杂区域141和第二掺杂区域142电隔离。此外，多个第三掺杂区域16和阱112配置为用于衬底122的电连接。由于在第一区域120(阳极区域)的中心区域处设置第一阱区12，不需要为放置第一阱区12保留别处的面积，并且因此显著地减少了半导体器件1的面积成本。例如，假设第一区域120的面积称为总面积并且第一区域120的不包括第一阱区12的面积称为有效面积。在实施例中，有效面积与总面积的比率相当于约93.8％。在一些现有的半导体器件中，类似于第一阱区12的阱区不放置在第一区域120的中心区域处。取而代之，两个或更多这样的阱区放置在类似于第一区域120的阳极区域外部，其中，阱区18设置在第一区域120。此外，类似于第一阱区12的阱区不配置为用作阳极。相应地，需要额外的面积用于类似于第一阱区12的阱区。结果，与半导体器件1相比，现有半导体器件的面积成本相对较高。例如，现有半导体器件中的有效面积和总面积的比率仅约64％，这显著地低于半导体器件1的93.8％。图1B是根据本专利技术的一些实施例的图1A所示的半导体器件1沿线A-A'截取的截面图。参照图1B，示出了第一阱区12、第一掺杂区域141、第二掺杂区域142、衬底122中的第三掺杂区域16、以及阱116、衬底122中的导电区域13和另一导电区域17。阱区18具有Y的深度。第一阱区12用作半导体器件1的阳极，并且具有相关联的拾取"AN"。此外，第一阱区12具有X的深度。此外，配置为电连接导电区域13的第一阱区12与导电区域13相连。由于在阱区18下方形成导电区域13，所以第一阱区12的深度X长于阱区18的深度Y。额外地，在第一掺杂区域141与第二掺杂区域142之间限定第一阱区12。在一些实施例中，第一阱区12与第一掺杂区本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一阱区，配置为所述半导体器件的阳极；第一掺杂区域，配置为所述半导体器件的阴极；第二掺杂区域，配置为所述半导体器件的另一阴极；以及导电区域，其中，所述第一阱区设置在所述第一掺杂区域和所述第二掺杂区域之间，并且所述第一阱区配置为电连接所述导电区域。

【技术特征摘要】
2015.10.30 US 14/928,6431.一种半导体器件，包括：第一阱区，配置为所述半导体器件的阳极；第一掺杂区域，配置为所述半导体器件的阴极；第二掺杂区域，配置为所述半导体器件的另一阴极；以及导电区域，其中，所述第一阱区设置在所述第一掺杂区域和所述第二掺杂区域之间，并且所述第一阱区配置为电连接所述导电区域。2.根据权利要求1所述的半导体器件，其中，所述第一阱区设置在第一区域中，并且所述第一掺杂区域和所述第二掺杂区域设置在第二区域中，所述第一区域由所述第二区域围绕。3.根据权利要求1所述的半导体器件，其中，所述第一阱区设置在所述第一区域的中心面积处。4.根据权利要求1所述的半导体器件，其中，所述导电区域与所述第一阱区相连。5.根据权利要求1所述的半导体器件，还包括阱，其中，所述阱和所述第一阱区配置为当所述半导体器件是正向偏置的时产生电流。6.根据权利要求1所述的半导体器件，还包括：衬底；隔离结构；以及第三掺杂区域，配置为电连接所述衬底并且通过所述隔离结构与所述第一掺杂区域隔离。7.根据权利...

【专利技术属性】
技术研发人员：卢卉庭，钟于彰，王培伦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71