测试线结构以及用于执行晶圆验收测试的方法技术

本发明专利技术提供了晶圆上的测试线结构。第一测试焊盘形成在晶圆的划线。第二测试焊盘形成在划线中。待测晶体管形成在划线中并且连接在第一测试焊盘与第二测试焊盘之间。器件形成在划线中并且连接在第一测试焊盘与待测晶体管之间。第三测试焊盘形成在划线中并且连接在器件与待测晶体管之间。当向第一测试焊盘施加第一电压时，经由第二测试焊盘或第一测试焊盘测量流经待测晶体管的电流，其中根据来自第三测试焊盘的第二电压来确定第一电压。本发明专利技术还提供了一种用于执行晶圆验收测试的方法。

Test line structure and method for performing wafer acceptance test

The present invention provides a test wire structure on a wafer. First, the test pads are formed on the wafer scribing. Second test pads are formed in the line. The transistor to be measured is formed in the scribe line and is connected between the first test pad and the second test pad. The device is formed in the scribe line and is connected between the first test pad and the transistor to be measured. Third the test pads are formed in the scribe line and are connected between the device and the transistor to be measured. When the first voltage is applied to the first test pad, via second test pads or the first test pad measurement to measure the current flowing through the transistor, which determines a first voltage according to the voltage from the second third test pads. The invention also provides a method for performing wafer acceptance testing.

【技术实现步骤摘要】
测试线结构以及用于执行晶圆验收测试的方法
本专利技术总体涉及半导体领域，更具体地，涉及晶圆上的测试结构以及用于执行晶圆验收测试的方法。
技术介绍
在标准的半导体工艺中，为了评估每道工序的效率以及确定在各道工序之后器件的性能，对晶圆执行验收测试(WAT)。晶圆验收测试的主要目的是确定半导体工艺的稳定性以及提高器件的产量。通过晶圆验收测试，在某种程度上确保了晶圆的质量和稳定性。
技术实现思路
根据本专利技术的一个方面，提供了一种晶圆上的测试线结构，包括：第一测试焊盘，形成在所述晶圆的划线中；第二测试焊盘，形成在所述划线中；待测晶体管，形成在所述划线中并且连接在所述第一测试焊盘与所述第二测试焊盘之间；器件，形成在所述划线中并且连接在所述第一测试焊盘与所述待测晶体管之间；以及第三测试焊盘，形成在所述划线中并且连接在所述器件与所述待测晶体管之间，其中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘测量流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压。根据本专利技术的另一方面，提供了一种用于执行晶圆验收测试的方法，包括：提供形成在晶圆的划线中的测试线结构，其中，所述测试线结构包括：第一测试焊盘；第二测试焊盘；待测晶体管，连接在所述第一测试焊盘与所述第二测试焊盘之间；器件，连接在所述第一测试焊盘与所述待测晶体管之间；和第三测试焊盘，连接在所述器件与所述待测晶体管之间；当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘获得流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压；以及根据获得的所述电流和来自所述第三测试焊盘的所述第二电压来确定所述测试线结构是否正常。根据本专利技术的又一方面，提供了一种晶圆上的矩阵测试线结构，包括：第一测试焊盘，在所述晶圆的划线中形成；第二测试焊盘，在所述划线中形成；以及多个测试线结构，形成在所述划线中，其中，所述多个测试线结构的每一个均包括：待测晶体管，连接在所述第一测试焊盘与所述第二测试焊盘之间；第一开关，连接在所述第一测试焊盘与所述待测晶体管之间；和第三测试焊盘，连接在所述第一开关与所述待测晶体管之间，其中，所述第一开关中的一个导通并且所述第一开关中的其他开关断开，并且在对应于导通的所述第一开关的测试线结构中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第二测试焊盘测量流经所述待测晶体管的电流，其中，根据来自对应于导通的所述第一开关的所述测试线结构的所述第三测试焊盘的第二电压来确定所述第一电压。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。图1示出了根据本专利技术的一些实施例在半导体晶圆上形成的测试线结构的平面图。图2例示了根据本专利技术的一些实施例用于图1的半导体晶圆的晶圆验收测试的实例。图3示出了根据本专利技术的一些实施例的测试线结构。图4示出了根据本专利技术的一些实施例的矩阵测试线结构。图5示出了根据本专利技术的一些实施例的用于实施晶圆验收测试的方法。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。在一些实施例中，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。描述了实施例的一些变化例。贯穿各个视图和示例性实施例，相同的参考标号用于指代相同的元件。应该理解，可以在公开的方法之前、期间和/或之后提供额外的操作，并且对于方法的其它实施例，可以代替或消除所描述的一些操作。集成电路的制造流程可主要分成三个阶段，如下：(1)半导体晶圆的制造，(2)半导体晶圆上的集成电路的制造，以及(3)集成电路的切割、电测试、分类以及封装。当在半导体晶圆上制造集成电路时，整个衬底被不均匀地分割成许多单独的管芯，并且相邻的管芯由划线分隔开。在半导体制造工艺中，介电膜的性能应当在制造工艺之后通过晶圆验收测试(WAT)来评估，以便确定半导体器件的使用寿命。在半导体晶圆上的集成电路的制造工艺完成之后但是在将晶圆切割成管芯之前，进行晶圆验收测试以得到产率。在晶圆验收测试之前，一些电连接至其上的测试线结构(即，测试键和测试焊盘)已经形成在围绕管芯的划线内。在晶圆验收测试中，该测试线结构经由测试焊盘电连接至外部电路或探针卡的探针以检查集成电路工艺的质量。与形成在管芯中的器件类似的器件也作为测试线结构的一部分在划线中形成。本专利技术针对用于晶圆验收测试的测试线结构。本专利技术的实施例包括测试线结构以及使用该测试线结构的测试方法。这还有益于其他活动，诸如产率分析、试验设计(DOE)、统计分裂(statisticalsplit)、以及自定义用户测试键输入等。图1示出了根据本专利技术的一些实施例在半导体晶圆100上形成的测试线结构110的平面图。该半导体晶圆100包括在相邻各晶圆管芯130之间的多个划线120。在划线120中形成测试线结构110，并且测试线结构110可用于测试或其他功能，如下文讨论。每个测试线结构110均包括一个或多个测试焊盘，诸如晶圆验收测试阵列焊盘和光学临界尺寸(OCD)焊盘。在本实施例中，每个管芯130均包括管芯密封环140，使得当提供该半导体晶圆100以进行组装时，每个管芯相应地受到保护。划线120形成在管芯130和管芯密封环140的外侧并且围绕整个管芯密封环140。管芯密封环140在管芯130与划线120之间形成，使得在划割半导体晶圆时管芯密封环140能够用作保护管芯130免受外部应力的阻挡壁。通过使用刀具实施切割操作以将半导体晶圆沿划线切割成单独的管芯。为了评估每道工序的效率以及在各工序之后确认器件的性能，对晶圆执行验收测试(WAT)。晶圆验收测试包括对形成在器件的外围区域(例如，图1的划线120)周围的焊盘进行电测试。晶圆验收测试的主要目的是确定半导体工艺的稳定性以及提高器件的产率。通过晶圆验收测试，在某种程度上确保了晶圆的质量和稳定性。图2示出了根据本专利技术的一些实施例的对图1的半导体晶圆100进行晶圆验收测试的实例。在图2中，使用探针卡210来执行晶圆验收测试。探针卡210包括多个探针220。应当理解，存在多种类型的探针220，诸如电气探针引脚、光学探针和/或磁性探针。探针卡210的探针220被制造成与测试线结构110接触，因此首先需要识别测试线结构110的测试焊盘的位置。在探针卡210的探针220接触测试线结构110的测试焊盘之后，探针卡210顺序地且反复地通过探针220向测试线结构110施加测试信号，然后通过探针220从测试线结构110接收响应。探针卡210通常连接至测试装置(测试器)230，并且测试装置230能够实施各种测试程序以及记录半导本文档来自技高网...

【技术保护点】
一种晶圆上的测试线结构，包括：第一测试焊盘，形成在所述晶圆的划线中；第二测试焊盘，形成在所述划线中；待测晶体管，形成在所述划线中并且连接在所述第一测试焊盘与所述第二测试焊盘之间；器件，形成在所述划线中并且连接在所述第一测试焊盘与所述待测晶体管之间；以及第三测试焊盘，形成在所述划线中并且连接在所述器件与所述待测晶体管之间，其中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘测量流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压。

【技术特征摘要】
2015.10.30 US 14/927,8161.一种晶圆上的测试线结构，包括：第一测试焊盘，形成在所述晶圆的划线中；第二测试焊盘，形成在所述划线中；待测晶体管，形成在所述划线中并且连接在所述第一测试焊盘与所述第二测试焊盘之间；器件，形成在所述划线中并且连接在所述第一测试焊盘与所述待测晶体管之间；以及第三测试焊盘，形成在所述划线中并且连接在所述器件与所述待测晶体管之间，其中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘测量流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压。2.根据权利要求1所述的测试线结构，其中，所述器件是在所述划线中的迹线，并且所述迹线具有寄生电阻。3.根据权利要求1所述的测试线结构，其中，所述器件是第一开关，并且当所述第一开关导通时，测量流经所述待测晶体管的电流。4.根据权利要求3所述的测试线结构，还包括：第四测试焊盘，形成在所述划线中，向所述第四测试焊盘施加第三电压；第二开关，形成在所述划线中并且连接在所述第四测试焊盘与所述待测晶体管的栅极之间；以及第三开关，形成在所述划线中并且连接在所述第二测试焊盘与所述待测晶体管的栅极之间。5.根据权利要求4所述的测试线结构，其中，当所述第一开关和所述第二开关导通而所述第三开关断开时，测量流经所述晶体管的电流。6.一种用于执行晶圆验收测试的方法，包括：提供形成在晶圆的划线中的测试线结构，其中，所述测试线结构包括：第一测试焊盘；第二测试焊盘；待测晶体管，连接在所述第一测试焊盘与所述第二测试焊盘之间；器件，连接在所述第一测试焊盘与所述待测晶体管之间；和第三测试焊盘，连接在所述器件与所述待测...

【专利技术属性】
技术研发人员：李岳川，陈嘉展，金秉颉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71