堆叠式集成电路结构及形成方法技术

技术编号:15332335 阅读:227 留言:0更新日期:2017-05-16 15:26
本发明专利技术实施例提供了半导体器件以及形成器件的方法。半导体器件包括具有多个第一接触焊盘的第一管芯和具有多个第二接触焊盘的第二管芯。以与第一管芯和第二管芯面对面的方位将衬底接合至多个第一接触焊盘的第一接触焊盘和多个第二接触焊盘的第一接触焊盘。第一通孔延伸穿过衬底。在第一管芯、第二管芯和衬底之间插入模制材料,模制材料沿着第一管芯、第二管芯和衬底的侧壁延伸。在多个第一接触焊盘的第二接触焊盘上方设置第二通孔,第二通孔延伸通过模制材料。

Stacked integrated circuit structure and forming method

Embodiments of the present invention provide a semiconductor device and a method of forming a device. The semiconductor device includes a first tube having a plurality of first contact pads and a second tube core having a plurality of second contact pads. A first contact pad with a first contact pad and a plurality of second contact pads are bonded to the substrate in a face-to-face manner with the first tube and the second tube core. The first through hole extends through the substrate. A molding material is inserted between the first tube, the second tube core and the substrate, and the molding material extends along the first tube, the second tube, and the sidewalls of the substrate. A second through hole is provided above the second contact pad of a plurality of first contact pads, and the second through hole extends through the molding material.

【技术实现步骤摘要】
堆叠式集成电路结构及形成方法
本专利技术实施例涉及堆叠式集成电路结构及形成方法。
技术介绍
随着半导体技术的演变,半导体芯片/管芯变得越来越小。同时,需要将更多功能集成在半导体管芯中。因此,半导体管芯需要使越来越多数量的I/O焊盘封装在更小的区域中,并且I/O焊盘的集成度随时间快速上升。因此,半导体管芯的封装变得越来越困难,这不利地影响封装件的产量。常规封装技术可分为两类。在第一分类中,在将它们锯切之前,将晶圆上的管芯封装。该封装技术具有一些有利特征,诸如更大生产量和更低成本。此外,需要更少的底部填充物或模塑料。然而,该封装技术还具有一些缺点。如上所述,管芯的尺寸变得越来越小,并且相应的封装件仅可能是扇入型封装件,其中各个管芯的I/O焊盘限制在相应的管芯的表面正上方的区域。在管芯的区域有限的情况下,由于I/O焊盘的间距的限制,I/O焊盘的数量受到限制。如果降低焊盘的间距,可能发生焊料桥接。此外,在固定的球尺寸要求下,焊球必需具有一定尺寸,这反过来限制可被封装在管芯表面上的焊球的数量。在其他类型的封装中,在将它们封装之前,将管芯从晶圆中锯切,并且只封装“已知良好管芯”。该封装技术的有利特征是形成扇出封装件的可能性,这是指可将管芯上的I/O焊盘再分布至比管芯更大的区域,因此可增加在管芯表面上封装的I/O焊盘的数量。
技术实现思路
根据本专利技术的一些实施例,提供了一种形成半导体器件的方法,所述方法包括:在载体衬底上设置第一管芯和第二管芯;将衬底接合至所述第一管芯和所述第二管芯,以面对面连接的方式将所述衬底与所述第一管芯和所述第二管芯连接;沿着所述第一管芯、所述第二管芯和所述衬底的侧壁形成模制材料;以及在所述第一管芯上方形成第一通孔,使得所述第一通孔延伸穿过所述模制材料至所述第一管芯。根据本专利技术的另一些实施例,还提供了一种半导体器件,包括:第一管芯,具有多个第一接触焊盘;第二管芯,具有多个第二接触焊盘;衬底,接合至所述多个第一接触焊盘的第一接触焊盘和所述多个第二接触焊盘的第一接触焊盘,所述衬底位于与所述第一管芯和所述第二管芯面对面方位,并且所述第一通孔延伸穿过所述衬底;模制材料,插入在所述第一管芯、所述第二管芯和所述衬底之间,所述模制材料沿着所述第一管芯、所述第二管芯和所述衬底的侧壁延伸;以及第二通孔,设置在所述多个第一接触焊盘的第二接触焊盘上方,所述第二通孔延伸穿过所述模制材料。根据本专利技术的又一些实施例,还提供了一种半导体器件,包括:第一管芯;第二管芯,位于所述第一管芯旁边;中介层,连接至所述第一管芯和所述第二管芯,所述中介层以位于所述中介层上的接触焊盘位于中介层的朝向所述第一管芯和所述第二管芯的表面上的方式定向,并且设置所述中介层使得它与各个所述第一管芯和所述第二管芯部分重叠;模制材料,插入在所述第一管芯、所述第二管芯和所述中介层之间,所述模制材料沿着所述第一管芯、所述第二管芯和所述中介层的侧壁延伸;以及第一通孔,设置在所述第一管芯的接触焊盘上方,所述第一通孔在所述第一管芯的接触焊盘和设置在所述模制材料上方的外部连接件之间延伸。附图说明为更完整地理解实施例及其优点,现在结合附图对下列描述进行引用,其中:图1至图12是根据一些示例性实施例的制造通孔(TV)封装件的中间阶段的截面图;图13是根据一些示例性实施例的TV封装件的截面图;以及图14是根据一些示例性实施例的TV封装件的截面图。具体实施方式以下公开提供了多种不同实施例或实例,用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然,这些仅是实例并且不旨在限制本专利技术。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例,也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外,本专利技术可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚,并且其本身不表示所述多个实施例和/或配置之间的关系。此外,在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…之上”、以及“上面的”等的空间关系术语,以容易地描述如图中所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外,空间关系术语将包括使用或操作中的装置的各种不同的方位。装置可以以其它方式定位(旋转90度或在其他方位),并且通过在此使用的空间关系描述符进行相应地解释。根据各个示例性实施例,提供了包括通孔的堆叠式集成电路封装件及其形成方法。示出了形成封装件的中间阶段并且讨论了实施例的变型。图1-12示出根据一些实施例的形成半导体封装件的中间步骤的截面图。在一些实施例中,可形成具有降低的成本和增大的可靠性的本文描述的半导体封装件。例如,在一些示例性实施例中,衬底与两个集成电路管芯面对面连接,并且设置衬底使得它至少部分地在两个集成电路管芯上方。衬底和集成电路管芯的方位和位置允许衬底和集成电路管芯之间和之中的较短连接,在一些实施例中这可增大可靠性和电性能。而且,在一些实施例中,衬底可允许细间距金属连接。因此,衬底能实现更小空间中的连接并且使用更少的材料,这可降低制造成本。首先参考图1,示出了载体衬底100,在载体衬底100上形成有释放层102。通常,载体衬底100提供了在随后的加工步骤期间的临时机械和结构支撑。载体衬底100可包括任何适当的材料,例如,诸如硅晶圆、玻璃或氧化硅的硅基材料,或诸如氧化铝、陶瓷材料的其他材料,任何这些材料的组合等。在一些实施例中,将载体衬底100平坦化以适应进一步加工。释放层102为在载体衬底100上方形成的任选层,其可以允许更容易地去除载体衬底100。如下面更详细描述的,在载体衬底100上方放置各个层和器件,此后可去除载体衬底100。任选的释放层102帮助去除载体衬底100,减少对形成在载体衬底100上方的结构的损伤。释放层102可由聚合物基材料形成。在一些实施例中,释放层102为诸如光热转换(LTHC)释放涂层的环氧基热释放材料,其在加热时丧失它的粘合性质。在其他实施例中,释放层102可为紫外(UV)胶,其在暴露于UV光时丧失它的粘合性质。释放层102可以以液体的形式分配并且固化。在其他实施例中,释放层102可为层压在载体衬底100上的层压膜。可使用其他释放层。参考图2,根据一些实施例,将两个集成电路管芯200接合至释放层102的背面。在一些实施例中,可通过诸如管芯附接膜(DAF)的粘合层(未示出)将集成电路管芯200粘附至释放层102。粘合层的厚度可为从约5μm至约50μm的范围,诸如约10μm。集成电路管芯200可为图2所示的两个管芯200,或者在一些实施例中,可附接单个管芯或多于两个管芯。集成电路管芯200可包括适于特定设计的任何管芯。例如,集成电路管芯可包括静态随机存储存储器(SRAM)芯片或动态随机存储存储器(DRAM)芯片、处理器、存储器芯片、逻辑芯片、模拟芯片、数字芯片、中央处理单元(CPU)、图形处理单元(GPU)或其组合等。可将集成电路管芯200附接至释放层102上的适当位置以用于特定设计或应用。在被附接至释放层102之前,可根据适用的制造工艺处理集成电路管芯200以在集成电路管芯200中形成集成电路(未示出)。集成电路管芯包括在集成电路本文档来自技高网...
堆叠式集成电路结构及形成方法

【技术保护点】
一种形成半导体器件的方法,所述方法包括:在载体衬底上设置第一管芯和第二管芯;将衬底接合至所述第一管芯和所述第二管芯,以面对面连接的方式将所述衬底与所述第一管芯和所述第二管芯连接;沿着所述第一管芯、所述第二管芯和所述衬底的侧壁形成模制材料;以及在所述第一管芯上方形成第一通孔,使得所述第一通孔延伸穿过所述模制材料至所述第一管芯。

【技术特征摘要】
2015.10.30 US 14/928,8441.一种形成半导体器件的方法,所述方法包括:在载体衬底上设置第一管芯和第二管芯;将衬底接合至所述第一管芯和所述第二管...

【专利技术属性】
技术研发人员:陈伟铭胡宪斌侯上勇魏文信
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1