一种显示模组及其驱动方法技术

本发明专利技术提供一种显示模组及其驱动方法，所述显示模组包括控制印刷电路板、数据驱动电路、第一栅极驱动电路、以及第二栅极驱动电路，第二栅极驱动电路中设置有检测单元，用于检测靠近第二栅极驱动电路一侧的选通晶体管是否正常开启。所述方法包括以下步骤：在第一选通时段t1内，第一栅极驱动电路输出开启信号V1至栅线部分；第二栅极驱动电路的检测单元检测靠近第二栅极驱动电路一侧的选通晶体管是否正常开启；如果正常开启，则在第二选通时段t2内，第一栅极驱动电路继续提供开启信号V1进行驱动；如果不正常开启，则在第二选通时段t2内，第一栅极驱动电路停止提供开启信号，同时第二栅极驱动电路提供开启信号V2进行驱动，以正常开启选通晶体管。

Display module and driving method thereof

The present invention provides a display module and driving method thereof, wherein the display module comprises a control printed circuit board, a data driving circuit, a first gate driver circuit and the second gate driving circuit, the second gate driving detection unit is provided for detecting circuit, close to the second gate driving circuit on one side of the gate transistor is normally open. The method comprises the following steps: in the first time gated T1, the first gate driving circuit output signal to open the gate to V1 line; the second gate driving circuit second detects near the gate driving circuit on one side of the gate transistor is normally open; if the normal open, in second time gated T2. The first gate driving circuit to provide open signal V1 to drive; if you do not open normally, in second time gated T2, the first gate driving circuit to stop providing signal to open at the same time, the second gate drive circuit provides open signal to drive V2, normally open gate transistor.

【技术实现步骤摘要】
一种显示模组及其驱动方法
本专利技术涉及显示
，尤其涉及一种显示模组及其驱动方法。
技术介绍
显示模组基本工作原理是：阵列基板上设置有纵横交错的栅线和数据线，栅线和数据线围成像素，像素内设置有选通晶体管和像素电极，一条栅线控制一行选通晶体管的开启，进而决定数据线是否对该行像素的像素电极进行充电，因此，为了驱动显示装置，阵列基板上需要设置栅极驱动电路和源极驱动电路，其中，栅极驱动电路向栅线输出栅极驱动信号，源极驱动电路向数据线输出数据信号。目前，显示装置正向着大尺寸、高解析度的方向发展，一条栅线需要控制的选通晶体管越来越多，为了避免距离栅极驱动电路较远的选通晶体管的开启电压不足，例如公开号为CN101202024A的专利申请，如图1所示，显示装置包括分别位于栅线两端的两个栅极驱动电路，两个栅极驱动电路同时从两侧向一条栅线输出相同的栅极驱动信号，进而保证了该栅线控制的所有选通晶体管的正常开启。但对于大尺寸、高解析度的显示装置而言，栅线、数据线和公共电极线等电阻较大，且栅线、数据线和公共电极之间的耦合电容较大，当两个栅极驱动电路同时驱动一条栅线时，一行选通晶体管同时开启，一行像素电极同时充电，会在很大程度上拉动公共电极的电压，进而影响施加在像素上的实际电压，容易出现残像、串扰等不良。为解决上述问题，公开号为CN104318890A的专利申请提供一种阵列基板，如图2所示，所述阵列基板上设置有多条栅线，所述栅线两端分别连接第一栅极驱动电路和第二栅极驱动电路，其特征在于，每条所述栅线分为与所述第一栅极驱动电路连接的第一栅线部分和与所述第二栅极驱动电路连接的第二栅线部分，所述第一栅线部分和所述第二栅线部分之间设置有开关元件。避免同一条栅线控制的选通晶体管同步开启，进而减小对公共电极电压的拉动，同时，单侧栅极驱动电路驱动的线路不至于过长。但上述专利申请存在的问题在于由于第一栅线部分和第二栅线部分之间设置有开关元件，使得显示区域布线更加复杂，也增大了阵列基本的体积以及成本。另外一个需要关注的问题是，由于显示模组本身的温度会随着工作时间的持续而发生变化，这样使得显示模组中的电源单元输出电压信号不可避免的发生漂移，也会影响到选通晶体管的正常开启，从而降低显示品质。
技术实现思路
为解决上述技术问题，本专利技术提供一种显示模组，其包括控制印刷电路板、数据驱动电路、第一栅极驱动电路、以及第二栅极驱动电路，所述第二栅极驱动电路中设置有检测单元，用于检测靠近第二栅极驱动电路模块一侧的选通晶体管有无正常开启。所述控制印刷电路板上安装有时序控制器、第一电平变换器和第二电平变换器、以及电源单元，所述第一栅极驱动电路和第二栅极驱动电路经过数据驱动电路被连接到时序控制器和电源单元，或者经过柔性印刷电路板被直接连接到时序控制器和电源单元。第一电平变换器和第二电平变换器经过数据驱动电路将产生的脉冲提供给第一栅极驱动电路和第二栅极驱动电路，第一栅极驱动电路输出第一栅极脉冲CKV1，第二栅极驱动电路输出第二栅极脉冲CKV2，第一栅极脉冲CKV1具有使选通晶体管导通的开启信号V1和关断信号V0，第二栅极脉冲CKV2具有使选通晶体管导通的开启信号V2和关断信号V0，其中，V2大于或等于V1。在选通时段T的第一选通时段t1内，第一栅极驱动电路130输出第一栅极脉冲CKV1的开启信号V1至栅线部分；第二栅极驱动电路140的检测单元检测靠近第二栅极驱动电路140一侧的选通晶体管是否正常开启；如果正常开启，则在选通时段T的第二选通时段t2内，第一栅极驱动电路130继续提供开启信号V1进行驱动，否则，在选通时段T的第二选通时段t2内，第一栅极驱动电路130停止提供开启信号，同时第二栅极驱动电路140提供第二栅极脉冲CKV2的开启信号V2进行驱动。第一选通时段t1和第二选通时段t2相等，或者第二选通时段t2比第一选通时段t1大。所述电源单元中设置稳压电路，包括：双极型晶体管Q1、Q2、Q3；PMOS晶体管M30、M31、M32、M33；NMOS晶体管M40、M41；电阻R1、R2、R3、R4、R41；运算放大器A1，缓冲器B1、B2；电容Cc；其中，PMOS晶体管M30、M31、M32、M33的源极连接电源电压VDD，PMOS晶体管M30的栅极连接PMOS晶体管M31、M32、M33的栅极，晶体管M30的漏极连接晶体管Q1的发射极以及电阻R1的一端，电阻R1的另一端连接电阻R2的一端以及缓冲器B1的输入端，缓冲器B1的输出端连接晶体管Q1、Q2的基极，电阻R2的另一端以及晶体管Q1的集电极接地；PMOS晶体管M31的漏极连接晶体管Q2的发射极以及运算放大器A1的反相输入端，晶体管Q2的集电极接地；运算放大器A1的输出端连接晶体管M31的栅极，运算放大器A1的正相输入端连接NMOS晶体管M41的栅极；NMOS晶体管M40的漏极连接晶体管M32的栅极，晶体管M40的栅极连接电阻R41的另一端以及晶体管M41的漏极，晶体管M40的源极接地；晶体管M32的漏极连接晶体管Q3的发射极，晶体管Q3的基极连接缓冲器B2的输出端，晶体管Q3的集电极接地；电阻R41的一端连接电源电压VDD，另一端连接晶体管M41的漏极，晶体管M41的源极接地；电容Cc的一端连接电源电压VDD，另一端连接晶体管M33的栅极，晶体管M33的源极连接电源电压VDD，漏极连接电阻R3的一端，并作为稳压电路的输出端；电阻R3的另一端连接缓冲器B2的输入端以及电阻R4的一端，电阻R4的另一端接地。缓冲器B1、B2为低输出阻抗单位增益缓冲器，缓冲器电路包括PMOS晶体管M1、M2、M5、M7；NMOS晶体管M3、M4、M6、M8、Ms1；电阻R8、电容Cc1；其中晶体管M5、M7的源极以及电阻R8的一端连接电源电压VDD，晶体管M5的栅极连接晶体管M7的栅极，晶体管M5的漏极连接晶体管M1、M2的源极，晶体管M1的栅极连接晶体管Ms1的栅极以及电阻R8的另一端，并作为缓冲器的输出端；晶体管M1的漏极连接晶体管M3的漏极以及栅极，晶体管M3的栅极连接晶体管M4的栅极，晶体管M3、M4的源极接地；晶体管M2栅极连接晶体管Ms1的源极，并作为缓冲器的输入端，晶体管M2的漏极连接晶体管M4的漏极以及晶体管M6、M8的栅极；晶体管M7的栅极连接其漏极，晶体管M7的漏极连接晶体管Ms1的漏极以及晶体管M6的漏极，晶体管M6的栅极连接电容Cc1的一端，电容Cc1的另一端以及晶体管M6的源极接地；晶体管M8的源极接地，漏极连接电阻R8的另一端以及晶体管Ms1的栅极。本专利技术还提供一种显示模组的驱动方法，所述显示模组包括控制印刷电路板、数据驱动电路、第一栅极驱动电路、以及第二栅极驱动电路，其特征在于：所述第二栅极驱动电路中设置有检测单元，用于检测靠近第二栅极驱动电路模块一侧的选通晶体管有无正常开启，第一栅极驱动电路输出第一栅极脉冲CKV1，第二栅极驱动电路输出第二栅极脉冲CKV2，第一栅极脉冲CKV1具有使选通晶体管导通的开启信号V1和关断信号V0，第二栅极脉冲CKV2具有使选通晶体管导通的开启信号V2和关断信号V0，所述方法包括以下步骤：S101：在选通时段T的第一选通时段t1内，第一栅极驱动电路130输出第一栅极脉冲C本文档来自技高网...

【技术保护点】
一种显示模组，其包括控制印刷电路板、数据驱动电路、第一栅极驱动电路、以及第二栅极驱动电路，其特征在于：所述第二栅极驱动电路中设置有检测单元，用于检测靠近第二栅极驱动电路一侧的选通晶体管是否正常开启。

【技术特征摘要】
1.一种显示模组，其包括控制印刷电路板、数据驱动电路、第一栅极驱动电路、以及第二栅极驱动电路，其特征在于：所述第二栅极驱动电路中设置有检测单元，用于检测靠近第二栅极驱动电路一侧的选通晶体管是否正常开启。2.如权利要求1所述的显示模组，其中，所述控制印刷电路板上安装有时序控制器、第一电平变换器和第二电平变换器、以及电源单元，所述第一栅极驱动电路和第二栅极驱动电路经过数据驱动电路被连接到时序控制器和电源单元，或者经过柔性印刷电路板被直接连接到时序控制器和电源单元。3.如权利要求2所述的显示模组，其中，第一电平变换器和第二电平变换器经过数据驱动电路将产生的脉冲提供给第一栅极驱动电路和第二栅极驱动电路，第一栅极驱动电路输出第一栅极脉冲CKV1，第二栅极驱动电路输出第二栅极脉冲CKV2，第一栅极脉冲CKV1具有使选通晶体管导通的开启信号V1和关断信号V0，第二栅极脉冲CKV2具有使选通晶体管导通的开启信号V2和关断信号V0，其中，V2大于或等于V1。4.如权利要求3所述的显示模组，其中，在选通时段T的第一选通时段t1内，第一栅极驱动电路输出开启信号V1至栅线部分；第二栅极驱动电路的检测单元检测靠近第二栅极驱动电路一侧的选通晶体管是否正常开启；如果正常开启，则在选通时段T的第二选通时段t2内，第一栅极驱动电路继续提供开启信号V1进行驱动，否则，在选通时段T的第二选通时段t2内，第一栅极驱动电路停止提供开启信号，同时第二栅极驱动电路提供开启信号V2进行驱动。5.如权利要求4所述的显示模组，其中，第一选通时段t1和第二选通时段t2相等，或者第二选通时段t2比第一选通时段t1大。6.如权利要求2-5任一项所述的显示模组，其中，所述电源单元中设置稳压电路，包括：双极型晶体管Q1、Q2、Q3；PMOS晶体管M30、M31、M32、M33；NMOS晶体管M40、M41；电阻R1、R2、R3、R4、R41；运算放大器A1，缓冲器B1、B2；电容Cc；其中，PMOS晶体管M30、M31、M32、M33的源极连接电源电压VDD，PMOS晶体管M30的栅极连接PMOS晶体管M31、M32、M33的栅极，晶体管M30的漏极连接晶体管Q1的发射极以及电阻R1的一端，电阻R1的另一端连接电阻R2的一端以及缓冲器B1的输入端，缓冲器B1的输出端连接晶体管Q1、Q2的基极，电阻R2的另一端以及晶体管Q1的集电极接地；PMOS晶体管M31的漏极连接晶体管Q2的发射极以及运算放大器A1的反相输入端，晶体管Q2的集电极接地；运算放大器A1的输出端连接晶体管M31的栅极，运算放大器A1的正相输入端连接NMOS晶体管M41的栅极；NMOS晶体管M40的漏极连接晶体管M32的栅极，晶体管M40的栅极连接电阻R41的另一端以及晶体管M41的漏极，晶体管M40的源极接地；晶体管M32的漏极连接晶体管Q3的发射极，晶体管Q3的基极连接...

【专利技术属性】
技术研发人员：杨恩立，
申请(专利权)人：中山东颐光电科技有限公司，
类型：发明
国别省市：广东,44