一种具有断电续存功能的高速存储器制造技术

一种具有断电续存功能的高速存储器，包括三块存储板，其中两块存储板互为备份，用于存储采编器组帧后的数据和接口控制器转发的地面测试系统控制指令；第三块存储板用于存储接口控制器转发的外系统备份数据和地面测试系统控制指令。本发明专利技术存储器通过FPGA单元对NAND Flash芯片两个CE同时进行双面读写操作，相对于传统的单CE单面操作，提高了存储器的读写速率。同时在上电复位完成后，存储器能够对上次写到的块地址进行检测和保存，实现了断电续存功能，能够从已有数据后面续存，在地面测试及飞行器飞行过程中，支持多次加断电操作，提高了系统可靠性，满足系统特殊使用要求。

A high-speed memory with power off storage

With a high speed memory power continued to function, including three storage board, of which two block storage plate mutual backup control command used for ground testing system data collector and controller interface after frame forwarding; third block storage plate used for backup and ground test system control instructions system memory interface controller forwarding. The memory unit through the FPGA chip of NAND Flash two CE and double read and write operations, compared with single CE single traditional, improved memory read and write speed. At the same time in the power on reset after the completion of testing and preservation of the block address last write memory can be realized, power continued to keep the function, from the existing data behind the continued survival, on the ground test and flight process, with the support of multiple power operation, improve the reliability of the system, to meet the special requirements of the system use.

【技术实现步骤摘要】
一种具有断电续存功能的高速存储器
本专利技术涉及一种具有断电续存功能的高速存储器，属于高速飞行器的回收遥测领域。
技术介绍
遥测系统主要完成飞行器在飞行过程中各种力学、热学以及其他环境参数和其他数据的测量、存储以及事后数据处理工作。回收遥测是高速飞行器的主要遥测方式之一，存储器及数据处理技术是回收遥测的核心设备和技术。飞行器上遥测系统一般由采编器、接口控制器和存储器等设备组成。采编器用于对模拟量信号进行采集、编码、组帧，并通过LVDS接口发送组帧后的数据给存储器。接口控制器用于接收外系统备份数据和地面测试系统指令并转发给存储器，从存储器下载数据并转发给地面测试系统。存储器一般采用Flash芯片作为核心存储芯片。存储器进行存储操作时，一般采用单CE单面操作，存储速率较低，已无法满足目前遥测系统对高速数据存储的需求。并且传统遥测系统中的存储器进行存储时，一般采用指令控制存储器开始记录，断电重新加电后，不能自动开始记录。并且每次从首地址开始记录，不能从已有数据后面续存。
技术实现思路
本专利技术的目的在于克服现有技术的上述缺陷，提供一种具有断电续存功能的高速存储器，采用双面读写操作，具有断电续存功能，提高了存储器的读写速率以及系统可靠性。本专利技术的上述目的主要是通过如下技术方案予以实现的：一种具有断电续存功能的高速存储器，包括三块存储板，其中两块存储板互为备份，用于存储采编器组帧后的数据和接口控制器转发的地面测试系统控制指令；第三块存储板用于存储接口控制器转发的外系统备份数据和地面测试系统控制指令；三块存储板组成相同，均包括两块NANDFlash芯片、FPGA单元、RS422接口芯片、LVDS接收器、LVDS发送器以及电源模块；互为备份的两块存储板上的LVDS接收器用于接收采编器组帧后的数据，并输出给FPGA单元；第三块存储板上的LVDS接收器用于接收接口控制器转发的外系统备份数据，并输出给FPGA单元；RS422接口芯片用于接收接口控制器转发的地面测试系统控制指令，并输出给FPGA单元；FPGA单元接收来自LVDS接收器的数据，如果在预先设计的延时时间段内未接收到地面测试系统控制指令，则将接收的数据同时写入两块NANDFlash芯片中，否则根据地面测试系统控制指令对两块NANDFlash芯片进行擦除或下载操作，将下载的数据通过LVDS发送器输出给地面测试系统，所述地面测试系统控制指令包括擦除、下载、停止下载；电源模块为存储板上的各个器件供电。所述每块存储板上还包括金手指，用于将两块NANDFlash芯片的管脚引出，在存储板上电源模块、FPGA单元或LVDS发送器失效时，能够通过金手指从外部对NANDFlash芯片进行写入、擦除或下载操作。所述FPGA单元包括时钟产生模块、复位信号产生模块、顶层控制模块、数据接收缓存模块、指令接收模块、Flash控制模块以及数据输出控制模块；时钟产生模块：用于产生全局和各个模块运行所需时钟信号，能够根据外部输入的时钟选择信号选择本地晶振或外部时钟；复位信号产生模块：产生全局复位信号，在时钟产生模块产生的时钟信号有效时，将全局复位信号置为低电平，用于将除自身和时钟产生模块以外的其他模块复位，保持一段时间后将全局复位信号置为高电平；顶层控制模块：当全局复位信号为高电平后，产生配置使能信号对除自身以及时钟产生模块、复位信号产生模块以外的其他模块进行配置，配置完成后，顶层控制模块控制FPGA单元进入运行状态；数据接收缓存模块：配置完成后，接收来自LVDS接收器的数据，并将接收的数据分别缓存在两个独立的FIFO中；指令接收模块：用于接收并解析来自RS422接口芯片的控制指令，输出给Flash控制模块；Flash控制模块：上电时对NANDFlash芯片进行复位、配置和上电检测；如果在预先设计的延时时间段内未接收到接收控制模块输出的控制指令，则将两个独立FIFO中的数据写入到对应的NANDFlash芯片中，如果接收到，则根据接收的控制指令完成对应NANDFlash芯片的擦除或下载操作；将下载的数据发送给数据输出控制模块；数据输出控制模块：对Flash控制模块发送的数据进行乒乓缓存操作，经过编码后通过LVDS发送器输出给地面。所述Flash控制模块包括Flash复位子模块、Flash配置子模块、Flash上电检测子模块、Flash擦除子模块、Flash写子模块和Flash读子模块；Flash复位子模块：上电复位后，完成两块NANDFlash芯片的复位操作，使其能够正常工作；Flash配置子模块：复位完成后，配置NANDFlash芯片的工作模式；Flash上电检测子模块：配置完成后，对NANDFlash芯片的坏块和上次写到的块地址进行检测，将坏块地址写入到坏块表中，将上次写到的块地址写入寄存器中；Flash擦除子模块：在对NANDFlash芯片进行写入之前，如果接收到指令接收模块输出的擦除指令，则同时对两块NANDFlash芯片坏块以外的位置进行擦除操作，若好块擦除不成功，则需要将其标记为坏块并写入到坏块表中；Flash写子模块：从寄存器中读取上次写到的块地址，采用双面操作，将两个独立FIFO中缓存的数据对应写入到两块NANDFlash芯片上次写到块地址之后的好块中；Flash读子模块：采用双面操作，根据指令接收模块输出的控制指令选择一块NANDFlash芯片，从其中的好块中读取数据，发送给数据输出控制模块。所述采用双面操作向一块NANDFlash芯片进行写操作的实现方法为：(5.1)从FIFO的缓存数据中依次读取四组数据，每组数据为8KB；(5.2)将第一组数据写入到NANDFlash芯片第一个CE的第一面，将第二组数据写入到第一个CE的第二面，将第三组数据写入到第二个CE的第一面，将第四组数据写入到第二个CE的第二面，且四组数据同时写入，写入的地址均为上次写到块地址之后N个块地址处，N＝2，3或4；(5.3)每组数据写入完成后，在该组数据写入块对应的空闲区做出写入标记；(5.4)重复执行上述过程，将FIFO中缓存的数据写入到NANDFlash芯片中。所述采用双面操作对一块NANDFlash芯片进行读操作的实现方法为：(6.1)依次从第一个CE的第一面、第一个CE的第二面、第二个CE的第一面、第二个CE的第二面读取一组数据，每组数据为8KB；(6.2)重复步骤(6.1)，完成NANDFlash芯片中数据的读取；(6.3)将读取的数据按照读出顺序整合成数据流并输出。所述Flash上电检测模块对NANDFlash芯片上次写到的块地址进行检测的实现方法为：Flash上电检测模块读取NANDFlash芯片空闲区的标记，四个CE面中最后一个写入标记对应的写入块地址即为NANDFlash芯片上次写到的块地址。地面接收到存储器的数据后，进行如下操作：(8.1)地面对接收数据进行检测，在检测到L个“FF”时，则认为是两次不同加电的数据，将不同次加电的数据分别保存为不同的数据文件，用于不同次加电测试的数据处理和判读；其中L<＝4*NM；(8.2)在每次加电测试的时间历程内，计算每个遥测参数的最大值、最小值和平均值；(8.3)根据每个遥测参数预先设置的最大值、最小值和平均值判据进行判读，当计算得到的最大本文档来自技高网...

【技术保护点】
一种具有断电续存功能的高速存储器，其特征在于：包括三块存储板，其中两块存储板互为备份，用于存储采编器组帧后的数据和接口控制器转发的地面测试系统控制指令；第三块存储板用于存储接口控制器转发的外系统备份数据和地面测试系统控制指令；三块存储板组成相同，均包括两块NAND Flash芯片、FPGA单元、RS422接口芯片、LVDS接收器、LVDS发送器以及电源模块；互为备份的两块存储板上的LVDS接收器用于接收采编器组帧后的数据，并输出给FPGA单元；第三块存储板上的LVDS接收器用于接收接口控制器转发的外系统备份数据，并输出给FPGA单元；RS422接口芯片用于接收接口控制器转发的地面测试系统控制指令，并输出给FPGA单元；FPGA单元接收来自LVDS接收器的数据，如果在预先设计的延时时间段内未接收到地面测试系统控制指令，则将接收的数据同时写入两块NAND Flash芯片中，否则根据地面测试系统控制指令对两块NAND Flash芯片进行擦除或下载操作，将下载的数据通过LVDS发送器输出给地面测试系统，所述地面测试系统控制指令包括擦除、下载、停止下载；电源模块为存储板上的各个器件供电。

【技术特征摘要】
1.一种具有断电续存功能的高速存储器，其特征在于：包括三块存储板，其中两块存储板互为备份，用于存储采编器组帧后的数据和接口控制器转发的地面测试系统控制指令；第三块存储板用于存储接口控制器转发的外系统备份数据和地面测试系统控制指令；三块存储板组成相同，均包括两块NANDFlash芯片、FPGA单元、RS422接口芯片、LVDS接收器、LVDS发送器以及电源模块；互为备份的两块存储板上的LVDS接收器用于接收采编器组帧后的数据，并输出给FPGA单元；第三块存储板上的LVDS接收器用于接收接口控制器转发的外系统备份数据，并输出给FPGA单元；RS422接口芯片用于接收接口控制器转发的地面测试系统控制指令，并输出给FPGA单元；FPGA单元接收来自LVDS接收器的数据，如果在预先设计的延时时间段内未接收到地面测试系统控制指令，则将接收的数据同时写入两块NANDFlash芯片中，否则根据地面测试系统控制指令对两块NANDFlash芯片进行擦除或下载操作，将下载的数据通过LVDS发送器输出给地面测试系统，所述地面测试系统控制指令包括擦除、下载、停止下载；电源模块为存储板上的各个器件供电。2.根据权利要求1所述的一种具有断电续存功能的高速存储器，其特征在于：所述每块存储板上还包括金手指，用于将两块NANDFlash芯片的管脚引出，在存储板上电源模块、FPGA单元或LVDS发送器失效时，能够通过金手指从外部对NANDFlash芯片进行写入、擦除或下载操作。3.根据权利要求2所述的一种具有断电续存功能的高速存储器，其特征在于：所述FPGA单元包括时钟产生模块、复位信号产生模块、顶层控制模块、数据接收缓存模块、指令接收模块、Flash控制模块以及数据输出控制模块；时钟产生模块：用于产生全局和各个模块运行所需时钟信号，能够根据外部输入的时钟选择信号选择本地晶振或外部时钟；复位信号产生模块：产生全局复位信号，在时钟产生模块产生的时钟信号有效时，将全局复位信号置为低电平，用于将除自身和时钟产生模块以外的其他模块复位，保持一段时间后将全局复位信号置为高电平；顶层控制模块：当全局复位信号为高电平后，产生配置使能信号对除自身以及时钟产生模块、复位信号产生模块以外的其他模块进行配置，配置完成后，顶层控制模块控制FPGA单元进入运行状态；数据接收缓存模块：配置完成后，接收来自LVDS接收器的数据，并将接收的数据分别缓存在两个独立的FIFO中；指令接收模块：用于接收并解析来自RS422接口芯片的控制指令，输出给Flash控制模块；Flash控制模块：上电时对NANDFlash芯片进行复位、配置和上电检测；如果在预先设计的延时时间段内未接收到接收控制模块输出的控制指令，则将两个独立FIFO中的数据写入到对应的NANDFlash芯片中，如果接收到，则根据接收的控制指令完成对应NANDFlash芯片的擦除或下载操作；将下载的数据发送给数据输出控制模块；数据输出控制模块：对Flash控制模块发送的数据进行乒乓缓存操作，经过编码后通过LVDS发送器输出给地面。4.根据权利要求3所述的一种具有断电续存功能的高速存储器，其特征在于：所述Flash控制模块包括Flash复位子模块、Flash配置子模块、Flash上电检测子模块、Flash擦除子模块、Fla...

【专利技术属性】
技术研发人员：闫新峰，程永生，王伟伟，耿健，王晓飞，金文，朱敏，王健，高志勇，陈世东，吴丽美，翟慧娟，修展，王洪凯，苏伟，
申请(专利权)人：北京航天长征飞行器研究所，中国运载火箭技术研究院，
类型：发明
国别省市：北京,11