一种高精度延迟时钟校准的系统及方法技术方案

本发明专利技术公开了一种高精度延迟时钟校准的系统，包括与非门、与门、延时芯片、多路选择器和处理模块，所述多路选择器包括校准端和输出端，所述处理模块包括延时控制端、选择控制端和控制开关端；所述与门的输出端通过延时芯片与多路选择器的输入端电性连接，所述处理模块的延时控制端与延时芯片电性连接，所述处理模块的选择控制端与多路选择器电性连接，所述处理模块的控制开关端与与非门的输入端电性连接，所述与非门的输出端与与门的输入端电性连接。本发明专利技术采用脉冲振荡计数方法实现脉宽测量，然后进行延时计算，最后调整延时芯片达到延时校准的目的，其可以实时的进行校准，排除了温度及其他外界对延时芯片的影响，从而实现高精度测量的效果。

System and method for high precision delay clock calibration

The invention discloses a system for high precision clock calibration, including NAND gate, delay chip, multiplexer and a processing module, wherein the multiplexer includes a calibration terminal and the output terminal of the processing module includes a time delay control terminal, select control terminal and the control switch output end; the end of the gate delay the chip with the multiplexer input end is electrically connected with the processing module, delay control terminal and delay chip is electrically connected with the processing module selection control terminal is electrically connected with the multiplexer, the control terminal of the switch module and the input end of the NAND gate is electrically connected with the output end of the NAND gate. And with the input end is electrically connected. The invention adopts the pulse width measuring pulse counting method, then the delay calculation, finally adjust the delay delay chip to achieve the purpose of calibration, the calibration can be performed in real time, eliminate the effect of temperature and other outside of the delay chip, so as to realize the high precision measurement results.

【技术实现步骤摘要】

本专利技术属于计算机
，尤其涉及一种高精度延迟时钟校准的系统及方法。
技术介绍
在一些
如雷达和激光等，精确延时是整个系统的关键，但是延时实际值受到外界环境如温度的影响，如安森美的MC100EP196，其温度漂移影响也比较大，因此，实时延时校准成了一个改善整个系统精度的重要措施。
技术实现思路
为了克服现有技术的不足，本专利技术的目的之一在于提供一种高精度延迟时钟校准的系统，其能解决延迟时钟校准的技术问题。本专利技术的目的之二在于提供一种高精度延迟时钟校准的系统，其能解决延迟时钟校准的技术问题。本专利技术的目的之三在于提供一种高精度延迟时钟校准的方法，其能解决延迟时钟校准的技术问题。本专利技术的目的之一采用以下技术方案实现：一种高精度延迟时钟校准的系统，包括与非门、与门、延时芯片、多路选择器和处理模块，所述多路选择器包括校准输出端和时钟输出端，所述处理模块包括延时控制端、选择控制端和控制开关端；所述与门的两个输入端分别连接至与非门的输出端和时钟输入端；所述与门的输出端经延时芯片连接至多路选择器的输入端，所述处理模块的延时控制端和选择控制端分别连接至延时芯片的控制端和多路选择器的控制端，所述与非门的两个输入端分别连接至处理模块的控制开关端以及多路选择器的校准输出端；所述处理模块的选择控制端和控制开关端具有相同的输出逻辑，当处理模块的选择控制端输出高电平时，多路选择器通过校准输出端输出校准信号，而在处理模块的选择控制端输出低电平时，多路选择器通过时钟输出端输出时钟信号。优选的，还包括分频器，所述多路选择器的校准输出端通过分频器与处理模块电性连接。优选的，所述多路选择器为两路选择器。优选的，所述延时芯片的型号为MC100EP196。本专利技术的目的之二采用以下技术方案实现：一种高精度延迟时钟校准的系统，包括非门、与门、延时芯片、多路选择器和处理模块，所述多路选择器包括校准输出端和时钟输出端，所述处理模块包括延时控制端和选择控制端；所述与门的两个输入端分别连接至非门的输出端和时钟输入端；所述与门的输出端经延时芯片连接至多路选择器的输入端，所述处理模块的延时控制端和选择控制端分别连接至延时芯片的控制端和多路选择器的控制端，所述非门的输入端分别连接至处理模块的控制开关端以及多路选择器的校准输出端；当处理模块的选择控制端输出高电平时，多路选择器通过校准输出端输出校准信号，而在处理模块的选择控制端输出低电平时，多路选择器通过时钟输出端输出时钟信号。优选的，还包括分频器，所述多路选择器的校准输出端通过分频器与处理模块电性连接。本专利技术的目的之三采用以下技术方案实现：一种高精度延迟时钟校准的方法，包括以下步骤：S1：控制延时芯片的输出延时为零，计算出脉冲个数M；S2：控制延时芯片的输出延时为1个单位设定值，计算脉冲个数N；S3：计算得到M与N的差值K，该差值K即为延迟一个单位设定值产生的振荡的个数；S4：控制延时芯片的输出延时为100个单位设定值，计算脉冲个数N1；S5：计算得到M与N1的差值K100，该差值K100即为延迟100个单位设定值产生的振荡个数；S6：判断该K100与100*K的差值是否预设范围内，如果是，则结束，如果否，返回步骤S4并调整输出延迟。优选的，所述预设范围是K。相比现有技术，本专利技术的有益效果在于：本专利技术采用脉冲振荡计数方法来实现脉宽测量，然后进行延时计算，最后调整延时芯片达到延时校准的目的，该方法经济使用，可以实时的进行校准，排除了温度及其他外界对延时芯片的影响，从而实现高精度测量的效果。附图说明图1为实施例一的高精度延迟时钟的系统的结构框图；图2为图1中线路标注图；图3为实施例二的高精度延迟时钟的系统的结构框图；图4为本专利技术的一种高精度延迟时钟的方法的流程图。具体实施方式下面，结合附图以及具体实施方式，对本专利技术做进一步描述：实施例一：如图1所示，本实施例提供了一种高精度延时时钟的系统，包括与非门、与门、延时芯片、多路选择器、分频器和处理模块，所述多路选择器包括校准端和输出端，所述处理模块包括延时控制端、选择控制端和控制开关端，其中所述多路选择器在本实施例中为两路选择器；所述与门的输出端通过延时芯片与多路选择器的输入端电性连接，所述多路选择器的校准端通过分频器与处理模块电性连接，所述处理模块的延时控制端与延时芯片电性连接，所述处理模块的选择控制端与多路选择器电性连接，所述处理模块的控制开关端与与非门相接，且处理模块的选择控制端与控制开关端的输出逻辑一致，所述处理模块的选择控制端输出逻辑为“1”时，多路选择器输入端与其校准端相接，此时输出校准信号，所述处理模块的选择控制端输出逻辑为“0”时，多路选择器输入端与其输出端相接，此时输出时钟信号；所述多路选择器校准端与处理模块电性连接，所述处理模块的控制开关端与与非门的输入端电性连接，所述与非门的输出端与与门的输入端电性连接。整个系统工作的前提是时钟输入的占空比是固定的，这个在对大部分的时钟电路中都是成立的，整个系统的工作模式分为两种，一种是校准模式，另一种是输出模块，这两种模式都是由处理模块输出的逻辑进行控制。如图2所示，在校准模式下，处理模块控制多路选择器选择校准端，此时时钟形成一个闭环；1)、如果此时时钟输入为低电平，由于第一级是与门，则不管e是什么逻辑，b的逻辑永远是“0”，因此可以得到a、b、c、d和输出均为“0”，即是a0b0c0d0时钟输出为0；2)、如果此时时钟输入为高电平，由于第一级是与门，b的逻辑不会由1改变，而会由e来改变。假设e的逻辑为“1”，则可得b逻辑为“1”，c逻辑为“1”，d逻辑为“1”，e逻辑为“0”；假设e的逻辑为“0”，则可得b逻辑为“0”，c逻辑为“0”，d逻辑为“0”，e逻辑为“1”；由上述分析可得：当时钟输入为低电平的时候，输出为低电平；当时钟输入为高电平的时候，输出会出现一个振荡的方波，而振荡周期由延时芯片延时，多路选择器延时和与非门延时决定，分频器是在当系统工作在高速模式(如100M时)对振荡波形进行分频，是脉宽达到处理器能计数的能力范围内。在正常模式输出的情况下，处理模块控制多路选择器选择输出端，此时时钟输出逻辑等于时钟输入逻辑，整个系统正常输出。实施例二：如图3所示，本实施例与实施例一的差别在于将实施例一中的与非门换成了非门，并在电路结构设置上存在一些差异，多路选择器的校准端与非门的输入端电性连接；在实际逻辑输出中存在相同的效果。如图4所示，本专利技术提供了一种高精度延迟时钟校准的方法，包括以下步骤：由于振荡周期是固定的，处理模块对脉冲个数计数即可得到脉宽宽度，校准的流程可以按照以下方法进行：S1：设定延时芯片的延时为零，计算出脉冲个数M；M的个数是由延时芯片延时设定为0、多路选择器延时和反向器延时决定的，我们可以称之为固有延时；S2：设定延时芯片的延时为一单位设定值，计算脉冲个数N；此时的N的个数是由延时芯片延时一个单位设定值、多路选择器延时和反向器延时决定的；S3：对M与N的差值进行计算得到S，此值即为单位设定值产生振荡的个数；由于只是测量一组数据会产生一定的误差，故而可以进行不同程度的校准，首先我们进行粗校准；S4：设定延时芯片的延迟为100个单位设定值，得到脉冲个数N1，该N1减去M得到100个单位设本文档来自技高网...

【技术保护点】
一种高精度延迟时钟校准的系统，其特征在于，包括与非门、与门、延时芯片、多路选择器和处理模块，所述多路选择器包括校准输出端和时钟输出端，所述处理模块包括延时控制端、选择控制端和控制开关端；所述与门的两个输入端分别连接至与非门的输出端和时钟输入端；所述与门的输出端经延时芯片连接至多路选择器的输入端，所述处理模块的延时控制端和选择控制端分别连接至延时芯片的控制端和多路选择器的控制端，所述与非门的两个输入端分别连接至处理模块的控制开关端以及多路选择器的校准输出端；所述处理模块的选择控制端和控制开关端具有相同的输出逻辑，当处理模块的选择控制端输出高电平时，多路选择器通过校准输出端输出校准信号，而在处理模块的选择控制端输出低电平时，多路选择器通过时钟输出端输出时钟信号。

【技术特征摘要】
1.一种高精度延迟时钟校准的系统，其特征在于，包括与非门、与门、延时芯片、多路选择器和处理模块，所述多路选择器包括校准输出端和时钟输出端，所述处理模块包括延时控制端、选择控制端和控制开关端；所述与门的两个输入端分别连接至与非门的输出端和时钟输入端；所述与门的输出端经延时芯片连接至多路选择器的输入端，所述处理模块的延时控制端和选择控制端分别连接至延时芯片的控制端和多路选择器的控制端，所述与非门的两个输入端分别连接至处理模块的控制开关端以及多路选择器的校准输出端；所述处理模块的选择控制端和控制开关端具有相同的输出逻辑，当处理模块的选择控制端输出高电平时，多路选择器通过校准输出端输出校准信号，而在处理模块的选择控制端输出低电平时，多路选择器通过时钟输出端输出时钟信号。2.如权利要求1所述的高精度延迟时钟校准的系统，其特征在于，还包括分频器，所述多路选择器的校准输出端通过分频器与处理模块电性连接。3.如权利要求1所述的高精度延迟时钟校准的系统，其特征在于，所述多路选择器为两路选择器。4.如权利要求1所述的高精度延迟时钟校准的系统，其特征在于，所述延时芯片的型号为MC100EP196。5.一种高精度延迟时钟校准的系统，其特征在于，包括非门、与门、延时芯片、多路选择器和处理模块，所述多路选择器包括校准输出端和时钟输出端，所述处理模块包括延时控制端和...

【专利技术属性】
技术研发人员：叶立平，唐可信，
申请(专利权)人：深圳市志奋领科技有限公司，
类型：发明
国别省市：广东;44