绝缘体上III-V化合物衬底的制备方法技术

本发明专利技术提供一种绝缘体上III-V化合物衬底的制备方法，包括：提供衬底，衬底上形成有第一介质层，第一介质层中具有暴露衬底的第一沟槽；形成牺牲层和第二介质层，牺牲层填充第一沟槽，并覆盖至少部分第一介质层，第二介质层覆盖牺牲层；在第二介质层中形成开口，开口暴露牺牲层，去除牺牲层，第一介质层与第二介质层之间形成空腔；形成III-V化合物层，III-V化合物层填充第一沟槽以及空腔；去除第二介质层，去除第一沟槽及第二沟槽中的III-V化合物层，第二沟槽位于第一沟槽上方；在第一沟槽中填充第一介质层，在第二沟槽中填充所述III-V化合物层。本发明专利技术中，可制备大尺寸的绝缘体上III-V化合物衬底，并且，消除III-V化合物层中的缺陷。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种绝缘体上III-V化合物衬底的制备方法。
技术介绍
硅基上制备高性能的化合物半导体器件一直是研究人员和工业界追求的目标，一方面，该技术可以大大降低化合物器件的成本，另一方面，可以充分利用硅基材料与化合物材料的结合实现多功能器件和电路的融合，如光电一体、高压低压一体、数字微波融合等等。因此，硅基上生长大尺寸化合物半导体材料是未来化合物半导体器件跨越式发展的关键。由于硅衬底与化合物半导体材料之间存在晶格常数失配、热膨胀系数失配以及晶体结构失配。其中，晶格常数失配在异质外延过程中将引入大量的位错与缺陷，热膨胀系数失配将导致高温生长后化合物半导体在降温过程中产生热应力，从而使外延层的缺陷密度增加甚至产生裂纹，而晶体结构失配往往导致反向畴问题，使得硅基上大尺寸化合物半导体材料生长面临着诸多挑战和问题。
技术实现思路
本专利技术的目的在于，提供一种绝缘体上III-V化合物衬底的制备方法，实现硅基上大尺寸III-V化合物半导体材料的生长。为解决上述技术问题，本专利技术一种绝缘体上III-V化合物衬底的制备方法，包括：提供衬底，所述衬底上形成有第一介质层，所述第一介质层中具有暴露所述衬底的第一沟槽；形成牺牲层和第二介质层，所述牺牲层填充所述第一沟槽，并覆盖至少部分所述第一介质层，所述第二介质层覆盖所述牺牲层；在所述第二介质层中形成开口，所述开口暴露所述牺牲层，通过所述开口去除所述牺牲层，在所述第一介质层与所述第二介质层之间形成空腔；形成III-V化合物层，所述III-V化合物层填充所述第一沟槽以及所述空腔；去除所述第二介质层，去除所述第一沟槽及第二沟槽中的III-V化合物层，所述第二沟槽位于所述第一沟槽上方；在所述第一沟槽中填充所述第一介质层，在所述第二沟槽中填充所述III-V化合物层。可选的，所述III-V化合物层的材料为GaN、InP、InAs、InSb或InGaAs。可选的，采用金属有机化合物化学气相沉积、原子层沉积或分子束外延形成所述III-V化合物层。可选的，所述衬底为单晶硅衬底。可选的，所述牺牲层为非晶碳、锗或锗硅合金，厚度为5nm～100nm。可选的，采用等离子体刻蚀去除所述牺牲层。可选的，所述第一介质层为氧化硅，厚度为5nm～100nm。可选的，所述第二介质层为氮化硅，厚度为5nm～100nm。可选的，所述第二沟槽的宽度大于所述第一沟槽的宽度。可选的，所述第一沟槽的宽度为50nm～500nm，所述第二沟槽的宽度为100nm～1000nm。本专利技术提供的绝缘体上III-V化合物衬底的制备方法中，在第一介质层与第二介质层之间牺牲层，并通过开口去除牺牲层形成空腔，在第一沟槽与空腔中形成III-V化合物层，其中，第一沟槽中的III-V化合物由于III-V化合物与衬底之间的失配而存在缺陷。接着，去除第一沟槽与第二沟槽中的III-V化合物，第二沟槽位于第一沟槽的上方，从而将存在缺陷的III-V化合物去除，在第一沟槽中填充第一介质层，在第二沟槽中填充III-V化合物，形成大尺寸的绝缘体上III-V化合物衬底。本专利技术中，可以制备大尺寸的绝缘体上III-V化合物衬底，并且，消除了III-V化合物中的缺陷，为硅基上制备高性能的化合物半导体器件提供基础。附图说明图1为本专利技术一实施例中制备绝缘体上III-V化合物衬底的流程图；图2～图8为本专利技术一实施例中制备绝缘体上III-V化合物衬底过程中的结构示意图；图9为本专利技术另一实施例中形成开口的示意图。具体实施方式下面将结合示意图对本专利技术的绝缘体上III-V化合物衬底的制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。本专利技术的核心思想在于，提供一种绝缘体上III-V化合物衬底的制备方法，在第一介质层与第二介质层之间牺牲层，并通过开口去除牺牲层形成空腔，在第一沟槽与空腔中形成III-V化合物层，其中，第一沟槽中的III-V化合物由于III-V化合物与衬底之间的失配而存在缺陷。接着，去除第一沟槽与第二沟槽中的III-V化合物，第二沟槽位于第一沟槽的上方，从而将存在缺陷的III-V化合物去除，在第一沟槽中填充第一介质层，在第二沟槽中填充III-V化合物，形成大尺寸的绝缘体上III-V化合物衬底。本专利技术中，可以制备大尺寸的绝缘体上III-V化合物衬底，并且，消除了III-V化合物中的缺陷，为硅基上制备高性能的化合物半导体器件提供基础。下文结合附图对本专利技术的绝缘体上III-V化合物衬底的制备方法进行描述，图1为制备的流程图，图2～图9为制备过程中的结构示意图，其制备过程具体包括如下步骤：执行步骤S1，参考图2所示，提供衬底100，本实施例中，所述衬底100为单晶硅衬底。接着，在所述衬底100上形成有第一介质层110，所述第一介质层110为氧化硅，厚度为5nm～100nm。例如，厚度为20nm、30nm、50nm、80nm等。在本实施例中，第一介质层110作为后续形成的绝缘体上III-V化合物衬底的中间绝缘层。之后，刻蚀所述第一介质层110，在所述第一介质层100中形成第一沟槽111，所述第一沟槽111暴露所述衬底100，第一沟槽111作为后续在硅衬底上外延III-V化合物材料的窗口。执行步骤S2，参考图3所示，依次在第一介质层110上形成牺牲层120和第二介质层130，所述牺牲层120填充所述第一沟槽111，并覆盖至少部分所述第一介质层110，所述第二介质层130覆盖所述牺牲层120以及部分第一介质层110。在本实施例中，所述牺牲层120为非晶碳、锗、锗硅合金、光阻材料或聚酰亚胺等材料，可以采用等离子体增强化学气相沉积(PECVD)或者低压化学气相沉积(LPCVD)工艺沉积牺牲层120，形成的牺牲层120的厚度为5nm～100nm。所述第二介质层130为氮化硅，厚度为5nm～100nm。需要说明的是，所述第二介质层130与所述第一介质层110采用不同的介质材料，避免后续去除第二介质层130时，影响第一介质层110。执行步骤S3，参考图4所示，在所述第二介质层130中形成开口140，所述开口140暴露所述牺牲层120。在本实施例中，在第二介质层130上形成图案化的光阻(图中未示出)，并以图案化的光阻为掩膜，采用等离子体刻蚀第二介质层130，形成开口140。接着，参考图5所示，通过开口140去除所述牺牲层120，在所述第一介质层110与所述第二介质层130之间形成空腔150。在本实施例中，采用等离子体刻蚀去除所述牺牲层120。例如，所述牺牲层120为非晶碳时，采用氧气等离子体去除非晶碳，非晶碳与氧气等离子体之间反应生成二氧化碳，二氧化碳气体从开口140释放出来。执行步骤S4，参考图6所示，形成III-V化合物层160，所述III-V化合物层160填充所述第一沟槽111以及所述空腔150。所述III-V化合物层160的材料为GaN、InP、InAs、InSb、InGaAs或本领域公知的其他III-V化合物。本实施例中，采用金属有机化合物化学气相沉积、原子层沉积或分子束外延形成所述III-V化合本文档来自技高网...

【技术保护点】
一种绝缘体上III‑V化合物衬底的制备方法，其特征在于，包括：提供衬底，所述衬底上形成有第一介质层，所述第一介质层中具有暴露所述衬底的第一沟槽；形成牺牲层和第二介质层，所述牺牲层填充所述第一沟槽，并覆盖至少部分所述第一介质层，所述第二介质层覆盖所述牺牲层；在所述第二介质层中形成开口，所述开口暴露所述牺牲层，通过所述开口去除所述牺牲层，在所述第一介质层与所述第二介质层之间形成空腔；形成III‑V化合物层，所述III‑V化合物层填充所述第一沟槽以及所述空腔；去除所述第二介质层，去除所述第一沟槽及第二沟槽中的III‑V化合物层，所述第二沟槽位于所述第一沟槽上方；在所述第一沟槽中填充所述第一介质层，在所述第二沟槽中填充所述III‑V化合物层。

【技术特征摘要】
1.一种绝缘体上III-V化合物衬底的制备方法，其特征在于，包括：提供衬底，所述衬底上形成有第一介质层，所述第一介质层中具有暴露所述衬底的第一沟槽；形成牺牲层和第二介质层，所述牺牲层填充所述第一沟槽，并覆盖至少部分所述第一介质层，所述第二介质层覆盖所述牺牲层；在所述第二介质层中形成开口，所述开口暴露所述牺牲层，通过所述开口去除所述牺牲层，在所述第一介质层与所述第二介质层之间形成空腔；形成III-V化合物层，所述III-V化合物层填充所述第一沟槽以及所述空腔；去除所述第二介质层，去除所述第一沟槽及第二沟槽中的III-V化合物层，所述第二沟槽位于所述第一沟槽上方；在所述第一沟槽中填充所述第一介质层，在所述第二沟槽中填充所述III-V化合物层。2.如权利要求1所述的绝缘体上III-V化合物衬底的制备方法，其特征在于，所述III-V化合物层的材料为GaN、InP、InAs、InSb或InGaAs。3.如权利要求2所述的绝缘体上III-V化合物衬底的制备方法，其特征在于，采用金属有机化合物化学气相沉积、原子层沉积...

【专利技术属性】
技术研发人员：肖德元，张汝京，
申请(专利权)人：上海新昇半导体科技有限公司，
类型：发明
国别省市：上海;31