处理器芯片仿真器制造技术

本发明专利技术公开了一种处理器芯片仿真器，包括：一仿真芯片，一监控模块；所述仿真芯片包括：一处理器，一XRAM存储器；所述监控模块通过复位信号线控制处理器处于复位状态或工作状态；所述处理器处于工作状态时，通过标准数据/地址总线对XRAM存储器进行读写操作；所述处理器处于复位状态时，不能通过标准数据/地址总线访问XRAM存储器；所述监控模块通过标准数据/地址总线对XRAM存储器所有数据和校验位进行写入操作。本发明专利技术能方便用户程序的开发、调试和测试，有助于提高代码开发效率，发现所有所述潜藏问题。

【技术实现步骤摘要】

本专利技术涉及仿真器领域，特别是涉及一种处理器芯片仿真器。
技术介绍
处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，仿真芯片与仿真器其他部件(存放用户程序的程序存储器、存放数据的数据存储器，以及用户电脑上的集成开发环境连接等)配合实现用户程序的仿真运行和各项调试功能。对于含有片内XRAM(on-chipexpandedRAM，外部随机存储器)的处理器芯片，现有的仿真器设计中，以仿真芯片替代产品芯片，仿真芯片内包含了与产品芯片功能、性能基本一致的XRAM模块。随着应用需求的细分，以及对数据正确性、安全性要求越来越高，有些处理器芯片内的XRAM已经开始带有校验位，一般是以字节(Byte)为单位配属1位(bit)的校验位，即8位数据位加1位校验位构成1个字节的XRAM数据。同时考虑硬件设计简单和高效，较多采用奇偶检验类的校验位。在执行用户代码读取XRAM内数据时，处理器芯片在硬件上会自动先检测要读取的目标地址XRAM内数据与其校验位是否匹配，如果不匹配硬件上就会产生一个异常(例如，数据错误中断标志等)，供用户代码了解到XRAM内的目标数据发送过异常，由用户代码进行处理。如果检测到要读取的目标地址XRAM内数据与其校验位是匹配的，则用户代码可以正常读取XRAM数据，与不带有校验位的传统处理器芯片表现完全一致。所述处理器芯片在硬件上自动先检测要读取的目标地址XRAM内数据与其校验位是否匹配对用户程序时不可见的。上述结构和应用方式可以有效地保证XRAM内数据异常被及时发现和处理，在金融智能卡等对数据安全有较高要求的处理器芯片中已得到广泛应用。XRAM在物理特性上具有上电值随机的特性，带有校验位的XRAM也是同样的，如此，上电时XRAM内数据和校验位都是随机值，就会出现上电时校验位与数据不匹配的情况。以奇偶校验为例，上电后XRAM内数据和校验位不匹配的概率就是50％，且因为上电值随机的特性，不匹配位置的分布也是每次上电随机的。芯片上电后用户代码必须先初始化过(一般为写入一次)要读取的目标XRAM地址，才能确保正确读取到数据，不会产生数据异常错误。但产品芯片和对应现有仿真器上都是采用相同结构、特性的XRAM模块，上电都是随机值，有匹配的可能性且位置随机。这样，用户代码在仿真器上调试、测试时，如果存在上电后代码对某XRAM地址未初始化就读取的问题，而由于上电值的随机性，目标XRAM地址上数据与校验位是匹配的，以奇偶校验为例概率达到50％，就会掩藏掉所述的代码问题。
技术实现思路
本专利技术要解决的技术问题是提供一种处理器芯片仿真器，能方便用户程序的开发、调试和测试，提高代码开发效率，发现所有潜藏问题。为解决上述技术问题，本专利技术的处理器芯片仿真器，包括：一仿真芯片，一监控模块；所述仿真芯片包括：一处理器，一XRAM存储器；所述处理器通过标准数据/地址总线与XRAM存储器连接，所述标准数据/地址总线同时引出仿真芯片，并与监控模块连接；所述监控模块通过复位信号线与处理器连接；所述监控模块通过复位信号线控制处理器处于复位状态或工作状态；所述处理器处于工作状态时，通过标准数据/地址总线对XRAM存储器进行读写操作；所述处理器处于复位状态时，不能通过标准数据/地址总线访问XRAM存储器；所述监控模块通过标准数据/地址总线对XRAM存储器所有数据和校验位进行写入操作。采用本专利技术的处理器芯片仿真器，在真实模拟产品芯片XRAM模块功能、性能的情况下，仿真器能主动造成上电后所有XRAM存储器校验位都是与数据不匹配，保证用户能够准确发现代码中所有“上电后代码对某XRAM地址未初始化就读取”的问题。方便了用户程序的开发、调试和测试，有助于提高代码开发效率，发现所有所述潜藏问题。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：附图是所述处理器芯片仿真器的结构示意图。具体实施方式如图所示，所述处理器芯片仿真器1在下面的实施例中，包括仿真芯片5，监控模块3。所述仿真芯片5内包括处理器2、XRAM存储器4。所述仿真芯片5内的处理器2通过标准数据/地址总线6与仿真芯片5内的XRAM存储器4连接，所述标准数据/地址总线6同时引出仿真芯片5，并与监控模块3连接。所述监控模块3通过复位信号线7与所述仿真芯片5内的处理器2连接。所述处理器芯片仿真器1上电后，所述监控模块3通过复位信号线7控制仿真芯片5内的处理器2处于复位状态，此时处理器2不能通过标准数据/地址总线6访问XRAM存储器4，监控模块3通过所述标准数据/地址总线6对XRAM存储器4所有数据和校验位进行写入操作，所有数据区域写入随机数值，对应校验位写入与数据不匹配的校验值。写入完成后，所述监控模块3通过复位信号线7控制仿真芯片5内的处理器2退出复位状态，此时处理器2进入正常执行用户代码的工作状态，可以通过标准数据/地址总线6访问XRAM存储器4，同时，监控模块3也不再操作所述标准数据/地址总线6。这样，就在所述处理器芯片仿真器1上电后，处理器2开始执行用户代码前，制造了XRAM存储器4内所有校验位都是与数据不匹配的情况。同时，写入的数据也是随机值，与产品芯片内XRAM上电后数据为随机值特性一致，可以真实模拟产品芯片XRAM的功能、性能。进入工作状态后，处理器2执行用户代码，只要代码中存在“上电后代码对某XRAM地址未初始化就读取”的问题，就一定能够被发现出来。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种处理器芯片仿真器，其特征在于，包括：一仿真芯片，一监控模块；所述仿真芯片包括：一处理器，一XRAM存储器；所述处理器通过标准数据/地址总线与XRAM存储器连接，所述标准数据/地址总线同时引出仿真芯片，并与监控模块连接；所述监控模块通过复位信号线与处理器连接；所述监控模块通过复位信号线控制处理器处于复位状态或工作状态；所述处理器处于工作状态时，通过标准数据/地址总线对XRAM存储器进行读写操作；所述处理器处于复位状态时，不能通过标准数据/地址总线访问XRAM存储器；所述监控模块通过标准数据/地址总线对XRAM存储器所有数据和校验位进行写入操作。

【技术特征摘要】
1.一种处理器芯片仿真器，其特征在于，包括：一仿真芯片，一监控模块；所述仿真芯片包括：一处理器，一XRAM存储器；所述处理器通过标准数据/地址总线与XRAM存储器连接，所述标准数据/地址总线同时引出仿真芯片，并与监控模块连接；所述监控模块通过复位信号线与处理器连接；所述监控模块通过复位信号线控制处理器处于复位状态或工作状态；所述处理器处于工作状态时，通过标准数据/地址总线对XRAM存储器进行读写操作；所述处理器处于复位状态时，不能通过标准数据/地址总线访问XRAM存储器；所述监控模块通过标准数据/地址总线对XRAM存储器所有数据...

【专利技术属性】
技术研发人员：许国泰，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：上海;31