半导体探测器制造技术

本实用新型专利技术提出了一种半导体探测器。所述半导体探测器包括：阳极电路板，包括读出芯片；阴极电路板，所述阴极电路板包括阴极电路板高压端顶层、阴极电路板底部连接层和填充在阴极电路板高压端顶层和阴极电路板底部连接层之间的电介质，所述阴极电路板高压端顶层和阴极电路板底部连接层通过过孔连接；探测器晶体，包括晶体主体、阳极和阴极，所述阳极与所述阳极电路板上的读出芯片相连，其中所述阴极电路板高压端顶层用于连接半导体探测器的输入，所述阴极电路板底部连接层与所述探测器晶体的阴极直接接触而连接所述阴极和所述阴极电路板。

【技术实现步骤摘要】

本技术涉及半导体探测器，具体地涉及碲锌镉半导体探测器，更具体地涉及半导体探测器的阴极封装、高压连接、高压滤波以及这样得到的半导体探测器。
技术介绍
半导体探测器以其较高的探测效率、较好的能量分辨率受到广泛的关注，被应用到辐射探测的各项应用中，例如环境辐射检测中的核素识别仪、计量报警仪等；国家安全中的物品检测如物品机、工业CT(ComputedTomography)；医疗应用中的CT、牙科成像、PET(PositronEmissionTomography)、SPECT(SinglePhotonEmissionComputedTomography)等。半导体材料的种类很多，例如CdMnTe(cadmiummanganesetelluride)、HgI2(mercuryiodide)、TlBr(thalliumbromide)、PbI2(leadiodide)、GaAs(galliumarsenide)、Ge(germanium)等，它们分别具有不同的特点，被应用到不同的领域。碲锌镉(CadmiumZincTelluride，CZT)晶体是近年发展起来的一种性能优异的室温半导体辐射探测材料。CZT的电阻率高、原子序数大、禁带宽度较大，所以制成的探测器漏电流小、在温室下对X、γ射线的能量分辨率较好，无极化现象。当射线进入探测器后与碲锌镉相互作用产生电子和空穴。电子和空穴在电场的牵引下，分别向阳极和阴极移动，产生感应信号。CdZnTe除具有很好的能量分辨率、高的探测效率外，它还能在室温下工作，这是它成为最有潜力的辐射探测材料。然而碲锌镉是一种昂贵、易碎的半导体材料。在现有的设计应用中，CZT的阴极与高压线连接采用焊接或导电胶连接的方式，高压线和电极裸露在空气中。这种方式使得在安装过程中会触碰到晶体阴极面和高压连接线，导致阴极面变脏、高压线被触碰。而且机械接触会使阳极的晶体破碎，影响晶体的探测性能，甚至会损坏探测器。采用高压接线直接连接到探测器的阴极面的方法会带来安全隐患，导致短路或空间放电；重复安装会导致高压线断裂，损坏探测器；在多个探测器的集成条件下，探测器高压端距离高压源较远，由于无法进行有效滤波，会增加系统的噪声。图1示出了传统的CZT阴极高压端的高压连接方式。如图1所示，高压线101的一端焊接到探测器102的阴极，高压线的另一端焊接到与阳极封装在一起的PCB板103上；或者高压线的另一端直接连接到高压源上。这种连接方式，首先高压线的连接不方便，悬空的线长时间后会变形，使用过程中也容易碰到高压线；由于接到阳极的PCB103上，阳极的PCB大于探测器，因此不能实现多个探测器的无缝连接。由于阴极没有任何保护措施，使用过程中容易磕碰探测器，导致性能下降。
技术实现思路
本技术涉及半导体探测器，具体地涉及碲锌镉半导体探测器及其封装方法，更具体地涉及半导体探测器的阴极封装、高压连接、高压滤波以及这样得到的半导体探测器。本技术提出了一种半导体探测器，包括：阳极电路板，包括读出芯片；阴极电路板，所述阴极电路板包括阴极电路板高压端顶层、阴极电路板底部连接层和填充在阴极电路板高压端顶层和阴极电路板底部连接层之间的电介质，所述阴极电路板高压端顶层和阴极电路板底部连接层通过过孔连接；探测器晶体，包括晶体主体、阳极和阴极，所述阳极与所述阳极电路板上的读出芯片相连，其中所述阴极电路板高压端顶层用于连接半导体探测器的输入，所述阴极电路板底部连接层与所述探测器晶体的阴极直接接触而连接所述阴极和所述阴极电路板。本技术可以应用于线阵探测器、像素探测器以及其它半导体探测器中。通过本技术的半导体探测器及其封装方法，可以对探测器晶体的高压端进行机械保护，降低高压带来的安全隐患，提高高压连接的稳固性；通过在距离探测器最近的地方添加滤波电路，能有效地降低高压带来的噪声，提高探测器的性能；通过调节阴极和阳极电路板的尺寸能够实现多个探测器的无缝级联。附图说明图1示出了传统的CZT阴极高压端的高压连接方式；图2示出了本技术实施例的PCB与探测器的侧面结构图；图3示出了本技术实施例的PCB的结构图；图4示出了本技术实施例的PCB底层结构图；图5示出了本技术的多个探测器的级联(俯视图)示意图；图6示出了通过柔性PCB为多个级联模块提供高压的示意图具体实施方式现在对本技术的实施例提供详细参考，其范例在附图中说明，图中相同的数字全部代表相同的元件。为解释本技术下述实施例将参考附图被描述。本技术采用将PCB(PrintedCircuitBoard、印刷电路板)直接封装到探测器的高压面。在探测器的高压连接端，将PCB板直接封装到探测器的高压端，高压端电极的类型可以为面阵、像素、条形等多种形状。PCB板采用双层结构顶层和底层，不限于两层，底层面为裸露电极，直接与探测器的高压电极封装在一起。PCB板的顶面为高压连接面，在此面可以添加滤波电路。高压经引线连接到PCB板的顶层，在顶层滤波后经过孔与PCB的地面相连。这样能够有效地避免探测器的阳极与外界的接触，起到良好的保护作用。PCB的尺寸可以与晶体的大小相同，也可以大于或小于探测器高压端的尺寸。晶体的形状可以为长方体、正方体或圆柱体等。优选地，PCB与探测器的形状和大小相同。本技术通过PCB板实现高压源与探测器高压电极端的连接。PCB采用两层结构(底层和顶层)，也可以采用多层的PCB结构。PCB的顶层和底层通过过孔连接，过孔的数量不限，分布方式不限；优选地多个过孔按照多方位分布，使得探测器阴极面高压均匀分布；PCB的底层电极直接与探测器的高压电极端连接，可以采用导电胶连接的方式或者其他方式。PCB板的顶层采用焊接贴片插座，通过插拔高压线就可以实现高压连接，或者是直接焊接的方式，实现与高压源的连接。在此过程中，优选的采用柔性的PCB板。焊接点的金属要尽量少，减少由于PCB板顶部的金属对探测器探测性能的影响。本技术还可以通过在高压端的PCB上添加滤波电路，实现对高压的滤波，减少了滤波电路与阳极的之间的距离。高压滤波电路采用有源滤波或无源滤波，优选无源滤波方式。这种方式能够减小经过滤波后的高压与探测器之间的距离，减少有由于引线过长带来的干扰，影响探测器的探测性能。在采用柔性PCB实现PCB与高压源的连接时，优选的将滤波电路放置在柔性PCB上，滤波方式优选采用无源滤波。这种方式，在缩短了滤波后的高压与探测器之间距离的同时，减少了当阴极入射时滤波电子元件对于射线的阻挡；当阳极入射时，电子元件的影响可以不予考虑。本技术实施例中采用CZT探测器作为示例，探测器的大小为10*10*10mm3，探测的阳极为像素结构，封装在PCB板上与读出芯片相连接；探测器的阴极为面阵结构，与负高压相连。本技术不受阳极的电极结构、封装方式限制；也不受阴极的电极机构限制，阴极电极可以为面阵、共面栅、线阵等；也不受探测器的形成限制，探测器可为长方体、立方体、圆柱体等；也不受探测器的材料限制。本技术采用PCB板与探测器的阴极直接封装的方式，保护了探测器也提供了有效的高压连接方式，PCB也可以采用多种材料。在实施例中，CZT探测器为正方体。图2示出了本技术实施例的PCB与探测器的本文档来自技高网...

【技术保护点】
一种半导体探测器，包括：阳极电路板，包括读出芯片；阴极电路板，所述阴极电路板包括阴极电路板高压端顶层、阴极电路板底部连接层和填充在阴极电路板高压端顶层和阴极电路板底部连接层之间的电介质，所述阴极电路板高压端顶层和阴极电路板底部连接层通过过孔连接；探测器晶体，包括晶体主体、阳极和阴极，所述阳极与所述阳极电路板上的读出芯片相连，其中所述阴极电路板高压端顶层用于连接半导体探测器的输入，所述阴极电路板底部连接层与所述探测器晶体的阴极直接接触而连接所述阴极和所述阴极电路板。

【技术特征摘要】
1.一种半导体探测器，包括：阳极电路板，包括读出芯片；阴极电路板，所述阴极电路板包括阴极电路板高压端顶层、阴极电路板底部连接层和填充在阴极电路板高压端顶层和阴极电路板底部连接层之间的电介质，所述阴极电路板高压端顶层和阴极电路板底部连接层通过过孔连接；探测器晶体，包括晶体主体、阳极和阴极，所述阳极与所述阳极电路板上的读出芯片相连，其中所述阴极电路板高压端顶层用于连接半导体探测器的输入，所述阴极电路板底部连接层与所述探测器晶体的阴极直接接触而连接所述阴极和所述阴极电路板。2.根据权利要求1所述的半导体探测器，其中所述探测器晶体是碲锌镉晶体。3.根据权利要求1所述的半导体探测器，其中所述阴极电路板底部连接...

【专利技术属性】
技术研发人员：张岚，杜迎帅，李波，吴宗桂，李军，曹雪朋，胡海帆，顾建平，徐光明，刘必成，
申请(专利权)人：同方威视技术股份有限公司，
类型：新型
国别省市：北京;11