一种半导体器件及其制备方法、电子装置制造方法及图纸

技术编号:15258337 阅读:249 留言:0更新日期:2017-05-03 09:04
本发明专利技术涉及一种半导体器件及其制备方法、电子装置,所述方法包括步骤S1:提供半导体衬底,在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极,在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层;步骤S2:去除所述虚拟栅极和所述虚拟栅极氧化物层,以形成虚拟开口,露出所述半导体衬底;步骤S3:将露出的所述半导体衬底进行化学氧化,以形成界面层;步骤S4:在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层;步骤S5:在含氧气氛下低温退火,以钝化所述界面层中的氧空位;步骤S6:在所述覆盖层上形成阻挡层;步骤S7:执行高温退火工艺,以使所述界面层致密化。

Semiconductor device and its preparing method and electronic device

The invention relates to a semiconductor device and a preparation method thereof, and electronic device, which comprises the following steps: providing a semiconductor substrate, S1 has several fins and virtual gate oxide layer surrounding the fins and a dummy gate electrode formed on the semiconductor substrate, the semiconductor substrate is formed to fill the gap between adjacent the virtual gate of the interlayer dielectric layer; step S2: remove the virtual gate and the virtual gate oxide layer, to form a virtual open, exposing the semiconductor substrate; step S3: the semiconductor substrate is exposed to chemical oxidation to form interface layer; step S4: the layer the dielectric layer, the virtual opening of the surface and the interface layer formed on the high K dielectric layer and a covering layer; step S5: in the atmosphere with oxygen annealing, with the passivation of the interface layer. Step S6: a barrier layer is formed on the covering layer; step S7: a high temperature annealing process is performed to make the interface layer compact.

【技术实现步骤摘要】

本专利技术涉及半导体领域,具体地,本专利技术涉及一种半导体器件及其制备方法、电子装置
技术介绍
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前,由于半导体工业已经进步到纳米技术工艺节点,特别是当半导体器件尺寸降到22nm或以下时,来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管,所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能;平面栅极结构设置于所述沟道上方,而在FinFET中所述栅极环绕所述鳍片设置,因此能从三个面来控制静电,在静电控制方面的性能也更突出。随着器件尺寸的不断缩小,其中所述高K金属栅极的制备工艺中,等效氧化层厚度(equipmentoxidethickness,EOT)在半导体器件中是必须的,以保持器件静电的完整性。Hf基高K介电材料/金属栅极叠层CMOSFETs器件中相对于常规SiON介电层由于更小的栅极泄露,具有更好的EOT尺寸。但是,HfSiO2中的氧空位缺陷(oxygenvacancydefects)则会降低NMOS的正偏压温度不稳定性(PositiveBiasTemperatureInstability,PBTI)性能。因此通常在高K工艺中需要进行氧空位的钝化工艺,但是在钝化过程中过多的氧会造成栅极叠层中的介电层再次生长,使器件的性能降低。此外,还需要进行高温退火工艺,以提高所述介面层、介电层的密度,改善界面性能,以提高器件的TDDB/NBTI的可靠性。但是氧化形成的Si-O很弱,在高温以及低氮环境下很容易引起分解,使器件性能降低。因此,目前所述方法存在上述诸多弊端,需要对所述方法进行改进,以便消除所述问题。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题,提供了一种半导体器件的制备方法,包括:步骤S1:提供半导体衬底,在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极,在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层;步骤S2:去除所述虚拟栅极和所述虚拟栅极氧化物层,以形成虚拟开口,露出所述半导体衬底;步骤S3:将露出的所述半导体衬底进行化学氧化,以形成界面层;步骤S4:在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层;步骤S5:在含氧气氛下低温退火,以钝化所述界面层中的氧空位;步骤S6:在所述覆盖层上形成阻挡层,以覆盖所述覆盖层;步骤S7:执行高温退火工艺,以使所述界面层致密化。可选地,所述方法还包括:步骤S8:去除所述阻挡层和所述覆盖层,以露出所述高K介电层;步骤S9:在所述高K介电层上形成功函数层,以覆盖所述高K介电层;步骤S10:在所述功函数层上形成导电层,以形成金属栅极。可选地,所述半导体衬底包括NMOS区域和PMOS区域,所述步骤S9包括:步骤S91:在所述高K介电层上形成PMOS功函数层,以覆盖所述高K介电层;步骤S92:去除所述NMOS区域中的所述高K介电层上的所述PMOS功函数层,以露出所述高K介电层;步骤S93:沉积NMOS功函数层,以覆盖露出的所述高K介电层和所述PMO区域中的所述PMOS功函数层。可选地,在所述步骤S5中,在氧气中进行所述低温退火。可选地,在所述步骤S5中,所述低温退火的温度为500-700℃。可选地,在所述步骤S7中,在氮气中进行所述高温退火。可选地,在所述步骤S7中,所述高温退火的温度为950-1050℃。可选地,在所述步骤S6中,所述阻挡层选用无定型硅。本专利技术还提供了一种基于上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置,包括上述的半导体器件。本专利技术为了解决现有技术中存在问题,提供了一种半导体器件的制备方法,所述方法在去除虚拟栅极氧化物层之后,通过化学氧化物的方法形成界面层,然后在所述界面层上形成高K介电层和覆盖层并进行低温退火,在含氧气氛下低温退火,以钝化所述界面层中的氧空位,以提高器件的偏压温度不稳定性(PositiveBiasTemperatureInstability,PBTI),同时在所述覆盖层上形成阻挡层,以覆盖所述覆盖层;并且执行高温退火工艺,以使所述界面层致密化,在所述步骤中所述阻挡层能阻挡高温退火中的氮进入高K介电层和界面层,以提高所述介面层、介电层的密度,改善界面性能,从而提高负偏压温度不稳定性(NBTI)和与时间有关的击穿性能(TDDB),使半导体器件的性能和良率均进一步提高。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的装置及原理。在附图中,图1a-1n为本专利技术一具体地实施中所述半导体器件的制备过程示意图;图2为本专利技术一具体地实施中所述半导体器件的制备的工艺流程图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。本文档来自技高网
...

【技术保护点】
一种半导体器件的制备方法,包括:步骤S1:提供半导体衬底,在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极,在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层;步骤S2:去除所述虚拟栅极和所述虚拟栅极氧化物层,以形成虚拟开口,露出所述半导体衬底;步骤S3:将露出的所述半导体衬底进行化学氧化,以形成界面层;步骤S4:在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层;步骤S5:在含氧气氛下低温退火,以钝化所述界面层中的氧空位;步骤S6:在所述覆盖层上形成阻挡层,以覆盖所述覆盖层;步骤S7:执行高温退火工艺,以使所述界面层致密化。

【技术特征摘要】
1.一种半导体器件的制备方法,包括:步骤S1:提供半导体衬底,在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极,在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层;步骤S2:去除所述虚拟栅极和所述虚拟栅极氧化物层,以形成虚拟开口,露出所述半导体衬底;步骤S3:将露出的所述半导体衬底进行化学氧化,以形成界面层;步骤S4:在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层;步骤S5:在含氧气氛下低温退火,以钝化所述界面层中的氧空位;步骤S6:在所述覆盖层上形成阻挡层,以覆盖所述覆盖层;步骤S7:执行高温退火工艺,以使所述界面层致密化。2.根据权利要求1所述的方法,其特征在于,所述方法还包括:步骤S8:去除所述阻挡层和所述覆盖层,以露出所述高K介电层;步骤S9:在所述高K介电层上形成功函数层,以覆盖所述高K介电层;步骤S10:在所述功函数层上形成导电层,以形成金属栅极。3.根据权利要求2所述的方法,其特征在于,所述半导体衬底包括...

【专利技术属性】
技术研发人员:周飞
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1