The invention relates to a semiconductor device and a preparation method thereof, and electronic device, which comprises the following steps: providing a semiconductor substrate, S1 has several fins and virtual gate oxide layer surrounding the fins and a dummy gate electrode formed on the semiconductor substrate, the semiconductor substrate is formed to fill the gap between adjacent the virtual gate of the interlayer dielectric layer; step S2: remove the virtual gate and the virtual gate oxide layer, to form a virtual open, exposing the semiconductor substrate; step S3: the semiconductor substrate is exposed to chemical oxidation to form interface layer; step S4: the layer the dielectric layer, the virtual opening of the surface and the interface layer formed on the high K dielectric layer and a covering layer; step S5: in the atmosphere with oxygen annealing, with the passivation of the interface layer. Step S6: a barrier layer is formed on the covering layer; step S7: a high temperature annealing process is performed to make the interface layer compact.
【技术实现步骤摘要】
本专利技术涉及半导体领域,具体地,本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前,由于半导体工业已经进步到纳米技术工艺节点,特别是当半导体器件尺寸降到22nm或以下时,来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管,所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能;平面栅极结构设置于所述沟道上方,而在FinFET中所述栅极环绕所述鳍片设置,因此能从三个面来控制静电,在静电控制方面的性能也更突出。随着器件尺寸的不断缩小,其中所述高K金属栅极的制备工艺中,等效氧化层厚度(equipmentoxidethickness,EOT)在半导体器件中是必须的,以保持器件静电的完整性。Hf基高K介电材料/金属栅极叠层CMOSFETs器件中相对于常规SiON介电层由于更小的栅极泄露,具有更好的EOT尺寸。但是,HfSiO2中的氧空位缺陷(oxygenvacancydefects)则会降低NMOS的正偏压温度不稳定性(PositiveBiasTemperatureInstability,PBTI)性能。因此通常在高K工艺中需要进行氧空位的钝化工艺,但是在钝化过程中过多的氧会造成栅极叠层中的介电层再次生长,使器件的性能降低。此外,还需要进行高温退火工艺,以提高所述介面层、介电层的密度,改善界面性能,以提高器件的TDDB/NBTI的可靠性。但是氧化形成的Si-O很弱,在高温以及低氮环境下很容易引起 ...
【技术保护点】
一种半导体器件的制备方法,包括:步骤S1:提供半导体衬底,在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极,在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层;步骤S2:去除所述虚拟栅极和所述虚拟栅极氧化物层,以形成虚拟开口,露出所述半导体衬底;步骤S3:将露出的所述半导体衬底进行化学氧化,以形成界面层;步骤S4:在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层;步骤S5:在含氧气氛下低温退火,以钝化所述界面层中的氧空位;步骤S6:在所述覆盖层上形成阻挡层,以覆盖所述覆盖层;步骤S7:执行高温退火工艺,以使所述界面层致密化。
【技术特征摘要】
1.一种半导体器件的制备方法,包括:步骤S1:提供半导体衬底,在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极,在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层;步骤S2:去除所述虚拟栅极和所述虚拟栅极氧化物层,以形成虚拟开口,露出所述半导体衬底;步骤S3:将露出的所述半导体衬底进行化学氧化,以形成界面层;步骤S4:在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层;步骤S5:在含氧气氛下低温退火,以钝化所述界面层中的氧空位;步骤S6:在所述覆盖层上形成阻挡层,以覆盖所述覆盖层;步骤S7:执行高温退火工艺,以使所述界面层致密化。2.根据权利要求1所述的方法,其特征在于,所述方法还包括:步骤S8:去除所述阻挡层和所述覆盖层,以露出所述高K介电层;步骤S9:在所述高K介电层上形成功函数层,以覆盖所述高K介电层;步骤S10:在所述功函数层上形成导电层,以形成金属栅极。3.根据权利要求2所述的方法,其特征在于,所述半导体衬底包括...
【专利技术属性】
技术研发人员:周飞,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。