一种金属氧化物半导体高电子迁移率晶体管及其制作方法技术

本发明专利技术提供了一种金属氧化物半导体高电子迁移率晶体管及其制作方法，该晶体管包括：衬底、依次设置在所述衬底上的外延片层、第一绝缘层、第二绝缘层，栅极、源极和漏极以及第三绝缘层；其中，所述栅极延伸到所述第二绝缘层的上表面形成栅场板。本发明专利技术通过将栅极延伸形成栅场板，从而降低了器件表面电场，改善了器件的击穿电压，提高了器件的耐压性。

Metal oxide semiconductor high electron mobility transistor and manufacturing method thereof

The invention provides a metal oxide semiconductor high electron mobility transistor and its manufacturing method, the transistor includes a substrate and are arranged on the substrate epitaxial film layer, a first insulating layer, a second insulating layer, a gate electrode, a source electrode and a drain electrode and a third insulating layer; wherein, the gate extends the second insulating layer is formed on the upper surface of the gate field plate. The invention reduces the surface electric field of the device, improves the breakdown voltage of the device and improves the voltage resistance of the device by extending the gate to form the gate field plate.

【技术实现步骤摘要】

本专利技术涉及半导体器件制作工艺
，尤其涉及一种金属氧化物半导体高电子迁移率晶体管及其制作方法。
技术介绍
随着高效完备的功率转换电路和系统需求的日益增加，具有低功耗和高速特性的功率器件最近吸引了很多关注。GaN是第三代宽禁带半导体材料，由于其具有大禁带宽度(3.4eV)、高电子饱和速率(2e7cm/s)、高击穿电场(1e10--3e10V/cm)，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。GaN基AlGaN/GaN高迁移率晶体管是功率器件中的研究热点，这是因为AlGaN/GaN抑制结处形成高浓度、高迁移率的二维电子气(2DEG)，同时异质结对2DEG具有良好的调节作用。由于AlGaN/GaN异质结的二维电子气中电子浓度很高，如果只有场板和未掺杂的AlGaN/GaN，器件的栅极边缘电场密度很大，会发生氧化层提前击穿。
技术实现思路
针对现有技术中的缺陷，本专利技术提供了一种金属氧化物半导体高电子迁移率晶体管及其制作方法，通过将栅极延伸形成栅场板，从而降低了器件表面电场，改善了器件的击穿电压，提高了器件的耐压性。根据本专利技术的一个方面，提供了一种金属氧化物半导体高电子迁移率晶体管，其特征在于，包括：衬底、依次设置在所述衬底上的外延片层、第一绝缘层、第二绝缘层，栅极、源极和漏极以及第三绝缘层；其中，所述栅极延伸到所述第二绝缘层的上表面形成栅场板。其中，所述外延层包括杂依次设置的P掺杂的GaN、未掺杂的GaN和未掺杂的AlGaN。其中，所述第一绝缘层的材质为SiN，所述第二绝缘层和所述第三绝缘层的材质为氧化硅膜。其中，所述栅极通过贯穿所述第一绝缘层和第二绝缘层的第一过孔与所述外延片层连接，并且所述栅极的底部位于所述外延层内部。其中，所述源极通过贯穿所述第一绝缘层、第二绝缘层的第二过孔与所述外延片层接触。其中，所述漏极通过贯穿所述第一绝缘层、第二绝缘层的第三过孔与所述外延片层接触。根据本专利技术的另一个方面，提供一种权利要求上述金属氧化物半导体高电子迁移率晶体管的制作方法，其特征在于，包括：在衬底基板上生长外延片层；在所述外延片层上依次沉积第一绝缘层和第二绝缘层；分别形成栅极、源极和漏极，所述栅极通过第一过孔与所述外延片层连接，并且所述栅极的上部延伸到所述第二绝缘层的上表面形成栅场板，所述源极通过第二过孔与所述外延片层接触，所述漏极通过第三过孔与所述外延片层接触；沉积第三绝缘层。其中，分别形成栅极、源极和漏极之前，所述方法还包括：分别形成贯穿所述第一绝缘层和第二绝缘层的第一、第二和第三过孔；其中，所述第一过孔的底部嵌入到所述外延片层中。其中，所述外延片层包括依次设置的P掺杂的GaN、未掺杂的GaN和未掺杂的AlGaN。其中，所述第三绝缘层覆盖在所述栅极、源极、漏极、栅场板以及第二绝缘层的上表面。本专利技术一种金属氧化物半导体高电子迁移率晶体管及其制作方法，在通过将栅极延伸形成栅场板，并结合栅场板和RESURF技术，栅场板通过抑制电流崩塌来改善器件击穿特性；RESURF技术使二维电子气中电子在垂直方向耗尽，从而降低了器件表面电场，改善了器件的击穿电压，提高了器件的耐压性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。图1至图4是本专利技术一个实施例提供的一种金属氧化物半导体高电子迁移率晶体管的制作过程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图4示出了本实施例提供的一种金属氧化物半导体高电子迁移率晶体管的结构示意图，如图4所示，该晶体管包括：衬底基板100、依次设置在所述衬底基板100上的外延片层200、第一绝缘层300、第二绝缘层400，源极310、栅极320和漏极330以及第三绝缘层500，其中，在所述栅极320延伸到所述第二绝缘层400的上表面形成栅场板340。上述金属氧化物半导体高电子迁移率晶体管中通过将栅极与栅场板通过同一构图工艺一体形成，降低了工艺步骤，节省了成本，通过设置栅场板，能够抑制电流崩塌来改善器件的击穿特性，降低了器件栅极附近的表面电场，提高了器件的耐压。在本实施例的一个优选的实施方式中，本实施例还采用RESURF技术使二维电子气中电子在垂直方向耗尽，降低器件表面电场，以此来改善该金属氧化物半导体器件的击穿电压。具体的上述的RESURF技术可以理解为上述的外延片层200未掺杂的GaN220和AlGaN230与衬底基板100之间插入P掺杂的GaN210，通过插入P掺杂的GaN使得器件表面附近的电场得以分布并减弱，从而提高了器件表面的击穿电压。可理解的是，对于高电子迁移率晶体管(HighElectronMobilityTransistor，简称HEMT)，击穿电压主要受到栅极边缘高电场的限制，在未掺杂的AlGaN/GaN层的下面插入P掺杂的GaN,可以使二维电子气发生垂直耗尽，从而降低器件栅极附近的表面电场，提高器件的耐压。具体的，在上述实施例中，所述第一绝缘层300的材质为SiN，所述第二绝缘层400和所述第三绝缘层500的材质为氧化硅膜，但是第一绝缘层、第二绝缘层和第三绝缘层的材质也可以使用现有技术中用于该类器件的其他材质，在此不做具体限定。在上述外延片层200上形成第一绝缘层300和第二绝缘层400，其不仅能够改善外延片层上的未掺杂AlGaN界面态的缺陷，还能够使第一绝缘层300和第二绝缘层400之间的粘合度较好，不易出现未粘接的情况。在本实施例的一个优选的实施方式中，源极310通过贯穿所述第一绝缘层300第二过孔与所述外延层200接触，所述源极引脚410在所述源极310对应的位置通过贯穿所述第二绝缘层400的第五过孔与所述源极310电连接。漏极330通过贯穿第一绝缘层300第三过孔与外延层200接触，所述漏极引脚430在所述漏极330对应的位置通过贯穿所述第二绝缘层400的第六过孔与所述漏极330电连接。栅极320通过贯穿第一绝缘层300的第一过孔与外延层200连接。需要说明的是，本实施例中的氮化镓高电子迁移率晶体管可以理解为增强型的MOS，故上述栅极图案72会通过第一过孔与外延片层连接，且深入外延片层的未掺杂的AlGaN的区域内部。进一步地，栅极320在第二绝缘层400表面上延伸形成栅场板340，通过将栅极延伸形成栅场板，并结合RESURF技术，栅场板通过抑制电流崩塌来改善器件击穿特性；RESURF技术使二维电子气中电子在垂直方向耗尽，从而降低了器件表面电场，改善了器件的击穿电压，提高了器件的耐压性。在本专利技术的另一个实施例中，提供了一种金属氧化物半导体高电子迁移率晶体管的制作方法，如图1-本文档来自技高网...

【技术保护点】
一种金属氧化物半导体高电子迁移率晶体管，其特征在于，包括：衬底、依次设置在所述衬底上的外延片层、第一绝缘层、第二绝缘层，栅极、源极和漏极以及第三绝缘层；其中，所述栅极延伸到所述第二绝缘层的上表面形成栅场板。

【技术特征摘要】
1.一种金属氧化物半导体高电子迁移率晶体管，其特征在于，包括：衬底、依次设置在所述衬底上的外延片层、第一绝缘层、第二绝缘层，栅极、源极和漏极以及第三绝缘层；其中，所述栅极延伸到所述第二绝缘层的上表面形成栅场板。2.根据权利要求1所述的金属氧化物半导体高电子迁移率晶体管，其特征在于，所述外延层包括杂依次设置的P掺杂的GaN、未掺杂的GaN和未掺杂的AlGaN。3.根据权利要求1所述的金属氧化物半导体高电子迁移率晶体管，其特征在于，所述第一绝缘层的材质为SiN，所述第二绝缘层和所述第三绝缘层的材质为氧化硅膜。4.根据权利要求1-3中任一项所述的金属氧化物半导体高电子迁移率晶体管，其特征在于，所述栅极通过贯穿所述第一绝缘层和第二绝缘层的第一过孔与所述外延片层连接，并且所述栅极的底部位于所述外延层内部。5.根据权利要求1-3中任一项所述的金属氧化物半导体高电子迁移率晶体管，其特征在于，所述源极通过贯穿所述第一绝缘层、第二绝缘层的第二过孔与所述外延片层接触。6.根据权利要求1-3中任一项所述的金属氧化物半导体高电子迁移率晶体...

【专利技术属性】
技术研发人员：刘美华，陈建国，林信南，
申请(专利权)人：北京大学，北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11