低相噪内插锁相环电路制造技术

技术编号:15251097 阅读:119 留言:0更新日期:2017-05-02 14:20
本实用新型专利技术公开了一种低相噪内插锁相环电路,它包括参考电路、偏移源电路和内插锁相环路;参考电路提供的参考信号被分为两路,一路供偏移源电路产生所需要的偏移信号,另一路是提供给内插锁相环路的参考信号,内插锁相环路将反馈信号与偏移源信号混频之后产生的低频信号做为整个闭环电路的反馈鉴相频率。通过相噪更好的偏移源混频降低反馈鉴相频率的方式,提高输出频率信号的相位噪声。克服了传统闭环反馈系统受限于鉴相器的相噪关系FloorFom+10log(Fpd)+20log(Fvco/Fpd),同时在保证相同分频比的条件下,可以实现更高的频率分辨率。克服传统锁相环在高频率时必须增加分频比,但同时降低了频率分辨率的缺点。

Low phase noise phase locked loop circuit

The utility model discloses a low phase noise PLL interpolation circuit, it includes a reference circuit, offset source circuit and interpolation PLL circuit provides the reference; reference signal is divided into two, one way for the offset source circuit generates an offset signal needed, another way is to provide the reference signal interpolation a phase locked loop, frequency signal generated after the interpolation phase locked loop feedback signal and the signal source will offset mixing as the closed-loop feedback circuit of phase frequency detector. The phase noise of the output frequency signal can be improved by using the better phase offset to reduce the frequency of the feedback phase. The FloorFom+10log (Fpd) +20log (Fvco/Fpd), which is limited by the phase detector, is overcome, and the higher frequency resolution can be achieved under the condition of the same frequency division ratio. It is necessary to increase the frequency division ratio at the high frequency, but also reduce the frequency resolution.

【技术实现步骤摘要】

本技术涉及通信领域,特别是一种低相噪内插锁相环电路
技术介绍
锁相环利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLLIC(锁相环集成电路),压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLLIC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLLIC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复,达到锁相的目的。锁相环(PLL)技术是目前应用最为广泛的频率合成方法。这种合成方法使用的电路比直接式合成简单,它是通过鉴相实现相位反馈控制从而实现频率跟踪的闭环系统。锁相频率源输出信号在环路带宽内的相噪主要受参考信号、鉴相器、分频器以及分频比影响,在环路带宽以外主要取决于VCO相噪。传统锁相环技术受输出频率因素影响,在参考信号不受限的条件下,闭环反馈系统受限于鉴相器的相噪关系FloorFom+10log(Fpd)+20log(Fvco/Fpd),即在相同条件下,输出信号(反馈信号)越高,信号的相位噪声越差。
技术实现思路
本技术的目的在于克服现有技术的不足,提供一种低相噪内插锁相环电路,通过相噪更好的偏移源混频降低反馈鉴相频率的方式,提高输出频率信号的相位噪声。克服了传统闭环反馈系统受限于鉴相器的相噪关系FloorFom+10log(Fpd)+20log(Fvco/Fpd)。本技术的目的是通过以下技术方案来实现的:低相噪内插锁相环电路,它包括参考电路、偏移源电路和内插锁相环路;参考电路提供的参考信号被分为两路,一路供偏移源电路生所需要的偏移信号,另一路提供给内插锁相环路,内插锁相环路将反馈信号与偏移源信号混频之后产生的低频信号做为整个闭环电路的反馈鉴相频率。所述的参考电路包括晶振、多个滤波器、放大器和功率分配器;晶振产生的信号经滤波放大后,经功率分配器二功分生成两路信号,一路供偏移源电路生所需要的偏移信号,另一路提供给内插锁相环路。所述的偏移源电路包括谐波发生器、开关滤波器组、多个滤波器和放大器;参考电路提供的第一路信号经谐波发生器之后产生丰富的频率分量,经过开关滤波器组提取出所需要的偏移源信号,再经放大滤波,进一步优化偏移源的杂波,调整信号功率到一定值,供内插锁相环路混频使用。所述的内插锁相环路包括频率合成器、锁相环、压控振荡器、多个滤波器、多个衰减器和多个放大器;锁相环输出到运算放大器,后经滤波后输出到压控振荡器,压控振荡器的输出反馈频率经放大滤波之后与偏移信号混频得到更低的反馈频率回到锁相环形成稳定的闭环回路,压控振荡器的输出频率放大滤波之后得到最终输出频率。所述的晶振为超低相噪恒温晶振。本技术的有益效果是:本技术提供了一种低相噪内插锁相环电路,通过相噪更好的偏移源混频降低反馈鉴相频率的方式,提高输出频率信号的相位噪声。克服了传统闭环反馈系统受限于鉴相器的相噪关系FloorFom+10log(Fpd)+20log(Fvco/Fpd),同时在保证相同分频比的条件下,可以实现更高的频率分辨率。克服传统锁相环在高频率时必须增加分频比,从而降低了频率分辨率。附图说明图1为低相噪内插锁相环电路示意图;图2为参考电路图;图3为偏移源电路图;图4为内插锁相环电路图。具体实施方式下面结合附图进一步详细描述本技术的技术方案,但本技术的保护范围不局限于以下所述。如图1所示,低相噪内插锁相环电路,它包括参考电路、偏移源电路和内插锁相环路;参考电路提供的参考信号被分为两路,一路供偏移源电路生所需要的偏移信号,另一路提供给内插锁相环路,内插锁相环路将反馈信号与偏移源信号混频之后产生的低频信号做为整个闭环电路的反馈鉴相频率。如图2所示,参考电路包括晶振、多个滤波器、放大器和功率分配器;100MHz超低相噪恒温晶振的输出端与第一滤波器的输入端连接,第一滤波器的输出端与第一放大器的输入端连接,第一放大器的输出端与第二滤波器的输入端连接,第二滤波器的输出端与功率分配器的输入端连接,功率分配器的第一输出端与第二输出端分别输出100MHz的信号。晶振产生的信号经滤波放大后,经功率分配器二功分生成两路信号,一路供偏移源电路生所需要的偏移信号,另一路提供给内插锁相环路。如图3所示,偏移源电路包括谐波发生器、开关滤波器组、多个滤波器和放大器;功率分配器的第一输出端输出的100MHz信号输入谐波发生器,谐波发生器的输出端与开关滤波器组的输入端连接,开关滤波器组的输出端与第三滤波器的输入端连接,第三滤波器的输出端与第三放大器的输入端连接,第三放大器的输出端与第四滤波器的输入端连接,第四滤波器的输出端与第一衰减器的输入端连接,第一衰减器输出2800MHz、3000MHz或3200MHz的偏移信号。参考电路提供的第一路信号经谐波发生器之后产生丰富的频率分量,经过开关滤波器组提取出所需要的偏移源信号,再经放大滤波,进一步优化偏移源的杂波,调整信号功率到2800MHz、3000MHz或3200MHz,供内插锁相环路混频使用。开关滤波器组包括两个开关和三个滤波器,谐波发生器的输出端与第一开关的输入端连接,第一开关的第一输出端通过第五滤波器与第二开关的第一输入端连接,第一开关的第二输出端通过第六滤波器与第二开关的第二输入端连接,第一开关的第三输出端通过第七滤波器与第二开关的第三输入端连接,第二开关的输出端与第三滤波器的输入端连接。开关滤波器组实现所需要的偏移源信号的提取。如图4所示,内插锁相环路包括频率合成器、锁相环、压控振荡器、多个滤波器、多个衰减器和多个放大器;功率分配器的第二输出端输出的100MHz参考信号输入到第八滤波器,第八滤波器的输出端与锁相环的参考信号输入端连接,锁相环的输出端与运算放大器的输入端连接,运算放大器的输出端与3阶低通环路滤波器的输入端连接,3阶低通环路滤波器的输出端与压控振荡器的输入端连接,压控振荡器的频率输出端与第二衰减器的输入端连接,第二衰减器的输出端与第九滤波器的输入端连接,第九滤波器的输出端与第四放大器的输入端连接,第四放大器的输出端与第十滤波器的输入端连接,压控振荡器的反馈输出端与第三衰减器的输入端连接,第三衰减器的输出端与第五放大器的输入端连接,第五放大器的输出端与第十一滤波器的输入端连接,第十一滤波器的输出端与第四衰减器的输入端连接,第四衰减器的输出端与频率合成器的反馈输入端连接,频率合成器的偏移源信号输入端与第一衰减器的输出端连接,频率合成器的输出端与第十二滤波器的输入端连接,第十二滤波器的输出端与第六放大器的输入端连接,第六放大器的输出端与第十三滤波器的输入端连接,第十三滤波器的输出端与锁相环的反馈输入端连接。第十滤波器输出最终输出频率。锁相环输出到运算放大器,后经滤波后输出到压控振荡器,压控振荡器的输出反馈频率经放大滤波之后与偏移信号混频得到更低的反馈频率回到锁相环形成稳定的闭环回路,压控振荡器的输出频率放大滤波之后得到最终输出频率。本文档来自技高网...
低相噪内插锁相环电路

【技术保护点】
低相噪内插锁相环电路,其特征在于:它包括参考电路、偏移源电路和内插锁相环路;参考电路提供的参考信号被分为两路,一路供偏移源电路生所需要的偏移信号,另一路提供给内插锁相环路,内插锁相环路将反馈信号与偏移源信号混频之后产生的低频信号做为整个闭环电路的反馈鉴相频率。

【技术特征摘要】
1.低相噪内插锁相环电路,其特征在于:它包括参考电路、偏移源电路和内插锁相环路;参考电路提供的参考信号被分为两路,一路供偏移源电路生所需要的偏移信号,另一路提供给内插锁相环路,内插锁相环路将反馈信号与偏移源信号混频之后产生的低频信号做为整个闭环电路的反馈鉴相频率。2.根据权利要求1所述的低相噪内插锁相环电路,其特征在于:所述的参考电路包括晶振、多个滤波器、放大器和功率分配器;晶振产生的信号经滤波放大后,经功率分配器二功分生成两路信号,一路供偏移源电路生所需要的偏移信号,另一路提供给内插锁相环路。3.根据权利要求1所述的低相噪内插锁相环电路,其特征在于:所述的偏移源电路包括谐波发生器、开关滤波器组、多个滤波器和放大器;...

【专利技术属性】
技术研发人员:韩周安王少奇张颖
申请(专利权)人:成都爱科特科技发展有限公司
类型:新型
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1