LVDS驱动器电路制造技术

本发明专利技术提供了一种LVDS驱动器电路，包括第一LVDS电路单元、第二LVDS电路单元、第一信号输入端、第二信号输入端、第一信号输出端及第二信号输出端，所述第一LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第二信号输出端实现信号输出；所述第二LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号输出端实现信号输出；所述第一LVDS电路单元与所述第二LVDS电路单元反相并联连接形成H桥型结构且呈逻辑反相对称结构。与相关技术相比，本发明专利技术的LVDS驱动器电路结构简单，具有多种输出模式且性能好，适用范围广。

LVDS driver circuit

The invention provides a LVDS drive circuit, LVDS circuit includes a first unit, a second LVDS circuit unit, the first signal input terminal second, a signal input terminal, a first signal output end and a signal output end of two, the first LVDS circuit unit through the first signal input end and the second signal input signal input and output from the second signal end signal output; the second LVDS circuit unit end signal input through the first signal input terminal and the second input signal, and the signal output end of the first signal output; the first LVDS circuit unit is connected with the second LVDS circuit unit by forming H bridge structure and a parallel logic phase inversion symmetric structure. Compared with the prior art, the LVDS driver circuit has the advantages of simple structure, multiple output modes, good performance and wide application range.

【技术实现步骤摘要】

本专利技术涉及一种电子电路领域，尤其涉及一种低电压差分信号驱动器电路。
技术介绍
随着集成电路，微电子技术的飞速发展和广泛应用，传输接口技术已经成为集成电路领域的研究热点之一，低电压差分信号(Low-VoltageDifferentialSignaling，LVDS)传输技术作为一种具有诸多优势的接口技术，逐渐成为人们研究的热点之一。相关技术的LVDS电路结构中，如图1所示，所述LVDS电路包括作为差分信号输入的M1’、M2’、M3’及M4’晶体管，输出接到远端差分阻抗为100Ω的接收端。当输入in为高，inb为低时，所述晶体管M1’和M4‘截止，所述晶体管M2’和M3’导通。电流从晶体管M3’经过晶体管M2’流至接地，使得信号输出端Dp‘节点电压高于信号输出端Dn’节点电压，产生逻辑为高(HS-1)的输出。当输入in为低，inb为高时情况时，同上理分析，产出逻辑低(HS-0)的输出。然而，相关技术的LVDS电路仅具备两种输出模式，无法判定数据不进行传输的传输状态。因此，有必要提供一种新的LVDS驱动器电路以解决上述问题。
技术实现思路
本专利技术的目的在于提供一种LVDS驱动器电路，该电路结构简单，具有多种输出模式且性能好，适用范围广。为了达到上述目的，本专利技术提供了一种LVDS驱动器电路，包括第一LVDS电路单元、第二LVDS电路单元、第一信号输入端、第二信号输入端、第一信号输出端及第二信号输出端，所述第一LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第二信号输出端实现信号输出；所述第二LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号输出端实现信号输出。所述第一LVDS电路单元与所述第二LVDS电路单元反相并联连接形成H桥型结构且呈逻辑反相对称结构。优选的，所述第一LVDS电路单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电阻、第二电阻、第三电阻、第一逻辑控制信号模块和第二逻辑控制信号模块，所述第一逻辑控制信号模块和第二逻辑控制信号模块的逻辑控制信号相反；所述第一晶体管的栅极连接至所述第一信号输入端，所述第一晶体管的源极通过一个所述第三电阻连接至所述第二信号输出端，所述第一晶体管的漏极连接至电源电压；所述第二晶体管的栅极连接至所述第二信号输入端，所述第二晶体管的源极连接至接地源，所述第二晶体管的漏极通过一个所述第三电阻连接至所述第二信号输出端；所述第三晶体管的栅极连接至所述第一逻辑控制信号模块的一端，所述第一逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第三晶体管的源极通过一个所述第二电阻连接至所述第二信号输出端，所述第三晶体管的漏极连接至电源电压；所述第四晶体管的栅极连接至所述第二逻辑控制信号模块的一端，所述第二逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第四晶体管的源极连接至接地源，所述第四晶体管的漏极通过一个所述第二电阻连接至所述第二信号输出端；所述第五晶体管的栅极连接至所述第二信号输入端，所述第五晶体管的源极通过一个所述第一电阻连接至所述第二信号输出端，所述第五晶体管的漏极连接至电源电压；所述第六晶体管的栅极连接至所述第一信号输入端，所述第六晶体管的源极连接至接地源，所述第六晶体管的漏极通过一个所述第一电阻连接至所述第二信号输出端。优选的，所述第二LVDS电路单元包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管及第十二晶体管；所述第七晶体管的栅极连接至所述第二信号输入端，所述第七晶体管的源极通过一个所述第三电阻连接至所述第一信号输出端，所述第七晶体管的漏极连接至电源电压；所述第八晶体管的栅极连接至所述第一信号输入端，所述第八晶体管的源极连接至接地源，所述第八晶体管的漏极通过一个所述第三电阻连接至所述第一信号输出端；所述第九晶体管的栅极连接至所述第二逻辑控制信号模块的一端，所述第二逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第九晶体管的源极通过一个所述第二电阻连接至所述第一信号输出端，所述第九晶体管的漏极连接至电源电压；所述第十晶体管的栅极连接至所述第一逻辑控制信号模块的一端，所述第一逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第十晶体管的源极连接至接地源，所述第十晶体管的漏极通过一个所述第二电阻连接至所述第一信号输出端；所述第十一晶体管的栅极连接至所述第一信号输入端，所述第十一晶体管的源极通过一个所述第一电阻连接至所述第一信号输出端，所述第十一晶体管的漏极连接至电源电压；所述第十二晶体管的栅极连接至所述第二信号输入端，所述第十二晶体管的源极连接至接地源，所述第十二晶体管的漏极通过一个所述第一电阻连接至所述第一信号输出端。优选的，所述第三电阻的阻值等于所述第二电阻阻值的16倍，所述第三电阻的阻值等于所述第一电阻阻值的15倍。优选的，所述LVDS驱动器电路由LDO提供电源电压。与相关技术相比，本专利技术的LVDS驱动器电路通过设置所述第一LVDS电路单元和所述第二电路单元，使二者反相并联连接，从而形成逻辑对称的H桥型电路结构，使得所述LVDS驱动器电路可实现逻辑高、逻辑低及空闲状态三种输出模式，从而更优的提高电流的利用率，降低功耗，改善信号传送的完整性，不仅结构简单，且性能好。【附图说明】图1为现有技术的LVDS电路结构图；图2为本专利技术LVDS驱动器电路的结构框图；图3为本专利技术LVDS驱动器电路的电路结构图。【具体实施方式】下面结合附图和实施方式对本专利技术作进一步说明。请参阅图2，为本专利技术LVDS驱动器电路的结构框图。本专利技术提供了一种LVDS驱动器电路10，包括第一LVDS电路单元1、第二LVDS电路单元2、第一信号输入端Vn、第二信号输入端Vp、第一信号输出端Dn及第二信号输出端Dp。本专利技术LVDS驱动器电路10的原理为：所述第一LVDS电路单元1通过所述第一信号输入端Vn和所述第二信号输入端Vp实现信号输入，并由所述第二信号输出端Dp实现信号输出。所述第二LVDS电路单元2通过所述第一信号输入端Vn和所述第二信号输入端Vp实现信号输入，并由所述第一信号输出端Dn实现信号输出。所述第一LVDS电路单元1与所述第二LVDS电路单元2反相并联连接形成H桥型结构且呈逻辑反相对称结构，实现逻辑高(HS-1)、逻辑低(HS-0)以及空闲(idle)状态三种输出模式，进而更有效的提高电流的利用率真，信号传送的完整性。请结合参阅图3，为本专利技术LVDS驱动器电路的电路结构图。本实施方式中，所述LVDS驱动器电路10的电路结构具体如下：所述LVDS驱动器电路10所述包括第一晶体管M0、第二晶体管M1、第三晶体管M2、第四晶体管M3、第五晶体管M4、第六晶体管M5、第七晶体管M6、第八晶体管M7、第九晶体管M8、第十晶体管M9、第十一晶体管M10、第十二晶体管M11、四个第一电阻R0、四个第二电阻R1、四第三电阻R2、第一逻辑控制信号模块idle和第二逻辑控制信号模块idleb。所述第一逻辑控制信号模块idle和第二逻辑控制信号模块idleb的逻辑控制信号相反。本文档来自技高网...

【技术保护点】
一种LVDS驱动器电路，其特征在于：包括第一LVDS电路单元、第二LVDS电路单元、第一信号输入端、第二信号输入端、第一信号输出端及第二信号输出端，所述第一LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第二信号输出端实现信号输出；所述第二LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号输出端实现信号输出；所述第一LVDS电路单元与所述第二LVDS电路单元反相并联连接形成H桥型结构且呈逻辑反相对称结构。

【技术特征摘要】
1.一种LVDS驱动器电路，其特征在于：包括第一LVDS电路单元、第二LVDS电路单元、第一信号输入端、第二信号输入端、第一信号输出端及第二信号输出端，所述第一LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第二信号输出端实现信号输出；所述第二LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号输出端实现信号输出；所述第一LVDS电路单元与所述第二LVDS电路单元反相并联连接形成H桥型结构且呈逻辑反相对称结构。2.根据权利要求1所述的LVDS驱动器电路，其特征在于：所述第一LVDS电路单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电阻、第二电阻、第三电阻、第一逻辑控制信号模块和第二逻辑控制信号模块，所述第一逻辑控制信号模块和第二逻辑控制信号模块的逻辑控制信号相反；所述第一晶体管的栅极连接至所述第一信号输入端，所述第一晶体管的源极通过一个所述第三电阻连接至所述第二信号输出端，所述第一晶体管的漏极连接至电源电压；所述第二晶体管的栅极连接至所述第二信号输入端，所述第二晶体管的源极连接至接地源，所述第二晶体管的漏极通过一个所述第三电阻连接至所述第二信号输出端；所述第三晶体管的栅极连接至所述第一逻辑控制信号模块的一端，所述第一逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第三晶体管的源极通过一个所述第二电阻连接至所述第二信号输出端，所述第三晶体管的漏极连接至电源电压；所述第四晶体管的栅极连接至所述第二逻辑控制信号模块的一端，所述第二逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第四晶体管的源极连接至接地源，所述第四晶体管的漏极通过一个所述第二电阻连接至所述第二信号输出端；所述第五晶体管的栅极连接至所述第二信号输入端，所述第五晶体管的源极通过一个所述第一电阻连接至所述第二信号输出端，所...

【专利技术属性】
技术研发人员：陈婷，姜黎，李天望，谢俊杰，刘程斌，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南;43