一种信道衰落模型、信道信号的生成方法和模拟装置制造方法及图纸

本发明专利技术公开了一种信道衰落模型、信道信号的生成方法和模拟装置，涉及通信技术领域，用于提高道衰落模型的灵活性。该信道衰落模型包括配置参数生成模块、高斯噪声滤波器系数生成模块和FPGA模块。其中，配置参数生成模块用于根据用户要求生成配置参数列表，并将该配置参数列表发送至高斯噪声滤波器系数生成模块中；高斯噪声滤波器系数生成模块用于根据接收到的配置参数列表生成高斯噪声滤波器系数，并将该高斯噪声滤波器系数发送至FPGA模块中；FPGA模块用于对接收到的高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。本发明专利技术所提供的信道衰落模型用于对多径衰减信道进行模拟和仿真。

Channel fading model, channel signal generating method and analog device

The invention discloses a channel fading model, a method for generating a channel signal and an analog device, which relates to the technical field of communication and is used for improving the flexibility of the channel fading model. The channel fading model includes configuration parameter generation module, Gauss noise filter coefficient generation module and FPGA module. Among them, the configuration parameter generation module according to user requirements for generating configuration parameter list, and the configuration parameter list is sent to the Gauss noise filter coefficient generation module; Gauss noise filter coefficient generation module according to received configuration parameters to produce a list of Gauss noise filter coefficients and the Gauss noise filter coefficients is sent to the FPGA module; the Gauss coefficients of noise filter receives the interpolation filter for FPGA module, generating ChanSig signal channel. The channel fading model provided by the present invention is used to simulate and simulate the multipath fading channel.

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种信道衰落模型、信道信号的生成方法和模拟装置。
技术介绍
无线通信技术是一种利用电磁波信号进行信息交换的通信方式，其可应用于4G(the4thGenerationmobilecommunicationtechnology，第四代移动通信技术)和卫星通信等领域。其中，多径衰落是影响无线通信质量的重要因素，特别是，数据的高速传输和移动终端的高速移动会加剧多径衰落，因此，对多径衰减信道进行研究具有十分重要的意义。现有技术中，在对多径衰减信道进行研究时，通常需要建立信道衰落模型，然而，本申请的专利技术人发现，现有技术中的信道衰落模型无法自适应匹配用户的配置信息(如，移动台的移动速度)，存在灵活性较差的问题。
技术实现思路
本专利技术的目的在于提供一种信道衰落模型、信道信号的生成方法和模拟装置，用于提高道衰落模型的灵活性。为达到上述目的，本专利技术所提供的信道衰落模型采用如下技术方案：该信道衰落模型包括配置参数生成模块、高斯噪声滤波器系数生成模块和FPGA模块。其中，配置参数生成模块用于根据用户要求生成配置参数列表，并将该配置参数列表发送至高斯噪声滤波器系数生成模块中；高斯噪声滤波器系数生成模块用于根据接收到的配置参数列表生成高斯噪声滤波器系数，并将该高斯噪声滤波器系数发送至FPGA模块中；FPGA模块用于对接收到的高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。由于该信道衰落模型具有上述模块，因此，可以通过配置参数生成模块根据用户要求生成配置参数列表，再通过高斯噪声滤波器系数生成模块根据配置参数列表生成高斯噪声滤波器系数，最后通过FPGA模块对高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。由此可知，本专利技术所提供的信道衰落模型可以自适应匹配用户的配置信息，相比于现有技术，明显地提高了灵活性。本专利技术还提供了一种信道信号的生成方法，该生成方法包括：步骤S1、根据用户要求生成配置参数列表；步骤S2、根据配置参数列表生成高斯噪声滤波器系数；步骤S3、对接收到的高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。该信道信号的生成方法与上述信道衰落模型相配合使用，因此，本专利技术所提供的信道信号的生成方法与上述信道衰落模型具有相同的有益效果，此处不再进行赘述。本专利技术还提供了一种模拟装置，该模拟装置包括依次连接的ADC模块、DDC模块、群时延全通滤波器、多径信道模型、多径叠加模块、路径损耗信息叠加模块、阴影衰落信息叠加模块和DAC模块；多径信道模型包括N条路径，第i条路径中设有依次连接的第i径功率衰减模块、第i径延迟模块和乘法器，乘法器还与如上所述的信道衰落模型连接；其中，i为小于等于N的正整数。由于该模拟装置包括如上所述的信道衰落模型，因此，本专利技术所提供的多径衰减信号的模拟装置与上述信道衰落模型具有相同的有益效果，此处不再进行赘述。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例所提供的信道衰落模型的模块图；图2为本专利技术实施例所提供的模拟装置的模块图；图3为信道信号ChanSig的概率分布函数pdfx的计算值与实际值的曲线图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一本专利技术实施例提供了一种信道衰落模型，如图1所示，该信道衰落模型包括：配置参数生成模块、高斯噪声滤波器系数生成模块和FPGA(FiledProgrammableGateArray，现场可编程门阵列)模块。其中，配置参数生成模块用于根据用户要求生成配置参数列表，并将该配置参数列表发送至高斯噪声滤波器系数生成模块中；高斯噪声滤波器系数生成模块用于根据接收到的配置参数列表生成高斯噪声滤波器系数，并将该高斯噪声滤波器系数发送至FPGA模块中；FPGA模块用于对接收到的高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。由于该信道衰落模型具有上述模块，因此，可以通过配置参数生成模块根据用户要求生成配置参数列表，再通过高斯噪声滤波器系数生成模块根据配置参数列表生成高斯噪声滤波器系数，最后通过FPGA模块对高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。由此可知，本专利技术实施例所提供的信道衰落模型可以自适应匹配用户的配置信息，相比于现有技术，明显地提高了灵活性。可选地，如图1所示，FPGA模块包括IFFT(InverseFastFourierTransform，快速傅里叶逆变换)单元、FIR(FiniteImpulseResponse，有限冲击响应滤波器)单元、第一级CIC(CascadeIntegratorComb，积分梳状抽取滤波器)单元和第二级CIC单元。IFFT单元用于对接收到的高斯噪声滤波器系数进行ifftint倍内插滤波，生成第一运算结果，并将第一运算结果发送到FIR单元；FIR单元用于对第一运算结果进行fint倍内插滤波，生成第二运算结果，并将第二运算结果发送到第一级CIC单元；第一级CIC单元用于对第一运算结果进行cicint1倍内插滤波，生成第三运算结果，并将第三运算结果发送到第二级CIC单元；第二级CIC单元用于对第三运算结果进行cicint2倍内插滤波，生成信道信号ChanSig。其中，参数ifftint、fint、cicint1和cicint2满足如下关系：ifftint＝fs/[fd*(fint*cicint1*cicint2)]，fs为信号的采样速率，fd为最大多普勒频移。进一步地，如图1所示，配置参数生成模块包括内插倍数生成单元，内插倍数生成单元用于根据参数fd和fs确定参数fsch，其中，fsch＝fs/(fd*fint)；内插倍数生成单元还用于根据参数fsch确定内插倍数的级别；内插倍数生成单元还用于基于内插倍数的级别，从预置表格中确定与该内插倍数的级别相对应的参数cicint1和cicint2的数值，并将cicint1和cicint2发送至第一级CIC单元和第二级CIC单元中。其中，预置表格请见表一：表一级别cicint1cicint2fsch≥25*10^511005025*10^5＞fsch≥25*10^421002525*10^4＞fsch≥25*10^33201025*10^3＞fsch≥25*10^2425225*10^2＞fsch≥25*10^1510525*10^1＞fsch≥2565125＞fsch751可选地，高斯噪声滤波器系数生成模块以速率fs1将高斯噪声滤波器系数发送至IFFT单元中；其中，fs1满足如下关系：fs1＝ifftint*fd。进一步地，如图1所示，配置参数生成模块还包括滤波器频谱生成单元和零值计算单元，高斯噪声滤波器系数生成模块包括频域的高斯噪声生成单本文档来自技高网...

【技术保护点】
一种信道衰落模型，其特征在于，包括配置参数生成模块、高斯噪声滤波器系数生成模块和FPGA模块；其中，配置参数生成模块用于根据用户要求生成配置参数列表，并将该配置参数列表发送至高斯噪声滤波器系数生成模块中；高斯噪声滤波器系数生成模块用于根据接收到的配置参数列表生成高斯噪声滤波器系数，并将该高斯噪声滤波器系数发送至FPGA模块中；FPGA模块用于对接收到的高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。

【技术特征摘要】
1.一种信道衰落模型，其特征在于，包括配置参数生成模块、高斯噪声滤波器系数生成模块和FPGA模块；其中，配置参数生成模块用于根据用户要求生成配置参数列表，并将该配置参数列表发送至高斯噪声滤波器系数生成模块中；高斯噪声滤波器系数生成模块用于根据接收到的配置参数列表生成高斯噪声滤波器系数，并将该高斯噪声滤波器系数发送至FPGA模块中；FPGA模块用于对接收到的高斯噪声滤波器系数进行内插滤波处理，生成信道信号ChanSig。2.根据权利要求1所述的信道衰落模型，其特征在于，FPGA模块包括IFFT单元、FIR单元、第一级CIC单元和第二级CIC单元；IFFT单元用于对接收到的高斯噪声滤波器系数进行ifftint倍内插滤波，生成第一运算结果，并将第一运算结果发送到FIR单元；FIR单元用于对第一运算结果进行fint倍内插滤波，生成第二运算结果，并将第二运算结果发送到第一级CIC单元；第一级CIC单元用于对第一运算结果进行cicint1倍内插滤波，生成第三运算结果，并将第三运算结果发送到第二级CIC单元；第二级CIC单元用于对第三运算结果进行cicint2倍内插滤波，生成信道信号ChanSig；其中，参数ifftint、fint、cicint1和cicint2满足如下关系：ifftint＝fs/[fd*(fint*cicint1*cicint2)]，其中，fs为信号的采样速率，fd为最大多普勒频移。3.根据权利要求2所述的信道衰落模型，其特征在于，配置参数生成模块包括内插倍数生成单元，内插倍数生成单元用于根据参数fd和fs确定参数fsch，其中，fsch＝fs/(fd*fint)；内插倍数生成单元还用于根据参数fsch确定内插倍数的级别；内插倍数生成单元还用于基于内插倍数的级别，从预置表格中确定与该内插倍数的级别相对应的参数cicint1和cicint2的数值，并将cicint1和cicint2发送至第一级CIC单元和第二级CIC单元中。4.根据权利要求3所述的信道衰落模型，其特征在于，内插倍数的级别一共有7级。5.根据权利要求2所述的信道衰落模型，其特征在于，高斯噪声滤波器系数生成模块以速率fs1将高斯噪声滤波器系数发送至IFFT单元中；其中，fs1满足如下关系：fs1＝ifftint*fd。6.根...

【专利技术属性】
技术研发人员：熊军，
申请(专利权)人：北京睿信丰科技有限公司，
类型：发明
国别省市：北京;11