一种高低压转化集成电路制造技术

本实用新型专利技术公开了一种高低压转换集成电路，包括放大器和带隙基准，放大器的正相输入端与电阻R3和电阻R4的分压相连，其反相输入端与带隙基准的输出端相连，外部器件包括电阻R1和双极型三极管N1，内部电路采用堆叠的MOS管M1和MOS管M2；电阻R1的一端与双极型三极管N1的集电极与输入的高压VIN相连，其另一端与双极型三极管N1的基极以及MOS管M1的漏极相连，双极型三极管N1的发射极与输出的低压VOUT相连；MOS管M1的栅极与电阻R2的一端相连，电阻R2的另一端与输出低压VOUT相连以防止静电放电，MOS管M1的源极与MOS管M2的漏极相连，MOS管M2的栅极与放大器的输出端相连，MOS管M2的源极与地相连。本实用新型专利技术大大降低了集成电路制造的成本，也提高了电路的可靠性。

High and low voltage conversion integrated circuit

The utility model discloses a high voltage conversion amplifier and integrated circuit, including bandgap reference, amplifier inverting input terminal and a resistor R3 and a resistor R4 divider connected to the inverting input and output bandgap reference is connected with the external device includes a resistor R1 and bipolar transistor N1 three, internal circuit using stacked MOS tube M1 and MOS tube M2; high voltage VIN and the input end of the collector and the bipolar transistor resistor R1 tube N1 is connected, and the other end of the bipolar transistor N1 base and MOS M1 connected to the drain electrode, bipolar transistor emitter of N1 and output voltage VOUT one end of the gate resistance R2 and connected; MOS tube M1 is connected, the other end is connected with the output voltage VOUT R2 resistor connected to prevent electrostatic discharge, MOS M1 source and MOS M2 connected to the drain electrode, the output gate and MOS amplifier tube M2 is connected to MO. The source of the S tube M2 is connected to the ground. The utility model greatly reduces the manufacturing cost of the integrated circuit and improves the reliability of the circuit.

【技术实现步骤摘要】

本技术涉及一种高低压转换电路，尤其涉及一种低成本的高低压转化集成电路。
技术介绍
很多电子系统的供电电压采用10V以上的高压，特别是一些布线长、压降大的电路，但是电子系统中用到的一些用于信号采集与处理的集成电路通常工作在5V以下的电源电压，因此，需要用到高压低压转换电路产生集成电路可以工作的电源电压。图1是传统的高压低压转换集成电路，由于MOS管M1，放大器和带隙基准直接工作在高压下，必须使用特殊的高压器件，而高压器件需要增加特殊的掩模版，大大地增加了集成电路制造成本。图2是传统的使用外部结型场效应管的高压低压转换电路，采用外部耐高压的结型场效应管J1产生输出的低压VOUT，这样可以避免在集成电路中使用高压器件，降低了集成电路制造成本。图3是电路的启动波形，在带隙基准的参考电压输出之前，VOUT先上升到结型场效应管阈值电压的绝对值附近。由于结型场效应管的一致性很差，阈值电压波动范围大，如果不做筛选，当阈值电压接近0时，VOUT的初始上升电压不够高，带隙基准启动不了，VOUT不能上升到最终的目标值；当阈值电压大于VOUT的目标值时也有问题，最终环路处于开环状态，影响电路的性能。因此，对结型场效应管的筛选增加了生产管理控制的成本。此外，结型场效应管本身的价格不菲，尤其是耐压高的结型场效应管。
技术实现思路
为解决上述技术问题，本技术提出一种高低压转换集成电路，其制作成本低，且电路可靠性高。为了达到上述目的，本技术的技术方案如下：一种高低压转换集成电路，包括放大器和带隙基准，所述放大器的正相输入端与电阻R3和电阻R4的分压相连，其反相输入端与带隙基准的输出端相连，外部器件包括电阻R1和双极型三极管N1，内部电路采用堆叠的MOS管M1和MOS管M2；所述电阻R1的一端与双极型三极管N1的集电极与输入的高压VIN相连，其另一端与双极型三极管N1的基极以及MOS管M1的漏极相连，双极型三极管N1的发射极与输出的低压VOUT相连；所述MOS管M1的栅极与电阻R2的一端相连，电阻R2的另一端与输出低压VOUT相连以防止静电放电(ESD)，MOS管M1的源极与MOS管M2的漏极相连，MOS管M2的栅极与放大器的输出端相连，MOS管M2的源极与地相连。本技术的外部器件采用低成本的电阻R1和双极型三极管N1，代替了传统的价格昂贵但是一致性很差的结型场效应管，大大降低了集成电路制造的成本；其内部电路采用两个堆叠的MOS管M1和MOS管M2，输出高于VOUT的双极型三极管的基极控制电压，且两个堆叠的MOS管均采用非高压器件，在大大降低了集成电路的制造成本的同时，也提高了电路的可靠性。作为优选，所述MOS管M1和MOS管M2的版图采用叉指结构，利用寄生的二极管实现高压的静电放电(ESD)保护，同时，在版图拉宽MOS管M2的漏极以提高其ESD保护能力。作为优选，该电路构成一个稳定的负反馈系统，通过放大器的输入检测带隙基准产生的参考电压与电阻R3和电阻R4的分压之间的误差,调整放大器的输出，使输出的低压VOUT稳定在目标值上。作为优选，所述电阻R1用于高低压转换集成电路的自启动，当VIN开始施加电压时，由电阻R1两端的压差所产生的启动电流会使双极型三极管N1的基极电压逐渐升高，由于跟随作用，VOUT的电压也随之升高，达到一定电压时，带隙基准完成启动，输出稳定的参考电压VREF。当VOUT通过R3和R4的分压接近VREF时，放大器的输出控制MOS管M2的栅极产生下拉电流，使电阻R1两端的压差和双极型三极管N1的基极电压趋于稳定，VOUT输出稳定的低压。作为优选，所述MOS管M1、MOS管M2、放大器和带隙基准均为非高压器件。采用高压器件使得集成电路制作成本增加，本专利的MOS管M1、MOS管M2均采用普通的器件，但是却可以产生高于VOUT的双极型三极管N1的基极控制电压，避免了使用特殊的高压器件，大大降低了制造成本，同时，也提高了电路的稳定性。本技术的有益效果：本技术在外部采用低成本的电阻和双极型三极管代替传统的结型场效应管，在内部采用两个堆叠的MOS管输出高于VOUT的双极型三极管的基极控制电压。本技术用普通的器件代替传统的高压器件，解决了传统电路比较难处理的自启动问题和高压ESD问题，在降低集成电路制造成本的同时，还提高了电路的可靠性。两个堆叠的MOS管的版图采用特殊的叉指结构，利用寄生的二极管实现了高压的ESD保护，同时在版图拉宽M2的漏极以提高其ESD保护能力。附图说明图1是传统的高低压转换集成电路；图2是传统的使用外部结型场效应管的高低压转换集成电路；图3是传统的高低压转换集成电路的启动波形；图4是本技术低成本的高低压转换集成电路；图5是图4的启动波形；图6是本技术堆叠的MOS管M1和MOS管M2的版图；其中：10.放大器，20，带隙基准。具体实施方式下面结合具体实施方式对本技术作进一步详细的说明。如图4所示，为本技术一种高低压转化集成电路，包括放大器10和带隙基准20，所述放大器10的正相输入端与电阻R3和电阻R4的分压相连，其反向输入端与带隙基准20的输出端相连，外部器件包括电阻R1和双极型三极管N1，内部电路采用堆叠的MOS管M1和MOS管M2；所述电阻R1的一端与双极型三极管N1的集电极与输入的高压VIN相连，其另一端与双极型三极管N1的基极以及MOS管M1的漏极相连，双极型三极管N1的发射极与输出的低压VOUT相连；所述MOS管M1的栅极与电阻R2的一端相连，电阻R2的另一端与输出低压VOUT相连以防止静电消除(ESD)，MOS管M1的源极与MOS管M2的漏极相连，MOS管M2的栅极与放大器的输出端相连，MOS管M2的源极与地相连。如图5所述，所述的外部电阻R1可实现高压低压转换集成电路的自启动，当VIN开始施加电压时，由电阻R1两端的压差所产生的启动电流会使双极型三极管N1的基极电压逐渐升高，由于跟随作用，VOUT的电压也随之升高，达到一定电压时，带隙基准20完成启动，输出稳定的参考电压VREF。当VOUT通过R3和R4的分压接近VREF时，放大器10的输出控制MOS管M2的栅极产生下拉电流，使电阻R1两端的压差和双极型三极管N1的基极电压趋于稳定，VOUT输出稳定的低压。所述的外部双极型三极管N1的基极和发射极之间的结电压的一致性远高于结型场效应管的阈值电压的一致性，便于大批量生产的管理控制。如图6所示，所述的MOS管M1和MOS管M2版图采用特殊的叉指结构，利用寄生的二极管D1实现了高压的ESD保护，同时在版图拉宽M2的漏极以提高其ESD保护能力。本技术所述电路构成一个稳定的负反馈系统，通过放大器10的输入检测带隙基准20产生的参考电压和电阻R3与电阻R4的分压之间的误差，调整放大器10的输出，使输出的低压VOUT稳定在目标值上。本文档来自技高网...

【技术保护点】
一种高低压转换集成电路，包括放大器(10)和带隙基准(20)，所述放大器(10)的正相输入端与电阻R3和电阻R4的分压相连，其反相输入端与带隙基准(20)的输出端相连，其特征在于，外部器件包括电阻R1和双极型三极管N1，内部电路采用堆叠的MOS管M1和MOS管M2；所述电阻R1的一端与双极型三极管N1的集电极与输入的高压VIN相连，其另一端与双极型三极管N1的基极以及MOS管M1的漏极相连，双极型三极管N1的发射极与输出的低压VOUT相连；所述MOS管M1的栅极与电阻R2的一端相连，电阻R2的另一端与输出低压VOUT相连，MOS管M1的源极与MOS管M2的漏极相连，MOS管M2的栅极与放大器(10)的输出端相连，MOS管M2的源极与地相连。

【技术特征摘要】
1.一种高低压转换集成电路，包括放大器(10)和带隙基准(20)，所述放大器(10)的正相输入端与电阻R3和电阻R4的分压相连，其反相输入端与带隙基准(20)的输出端相连，其特征在于，外部器件包括电阻R1和双极型三极管N1，内部电路采用堆叠的MOS管M1和MOS管M2；所述电阻R1的一端与双极型三极管N1的集电极与输入的高压VIN相连，其另一端与双极型三极管N1的基极以及MOS管M1的漏极相连，双极型三极管N1的发射极与输出的低压VOUT相连；所述MOS管M1的栅极与电阻R2的一端相连，电阻R2的另一端与输出低压VOUT相连，MOS管M1的源极与MOS管M2的漏极相连，MOS管M2的栅极与放大器(10)的输出端相连，MOS管M2的源极与地相连。2.根据权利要求1所述...

【专利技术属性】
技术研发人员：陈奇辉，盛云，
申请(专利权)人：苏州纳芯微电子股份有限公司，
类型：新型
国别省市：江苏;32