一种半导体器件及其制造方法和电子装置制造方法及图纸

技术编号:15238261 阅读:182 留言:0更新日期:2017-04-29 02:21
本发明专利技术提供一种半导体器件及其制造方法和电子装置,涉及半导体技术领域。包括:半导体衬底,在所述半导体衬底上形成的器件层;在所述器件层上形成的信号线;以及在所述信号线上方形成的金属屏蔽层。根据本发明专利技术的半导体器件结构,形成在信号线上的金属屏蔽层可以对关键的信号线起到屏蔽作用,使其免于受到相邻线产生的噪声的影响,进而提高了器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
在CMOS器件中集成信号线不是纯粹由金属屏蔽,因此信号会受到相邻线的影响。CMOS工艺后端金属和通孔工艺成熟,金属线是由介电层完全隔离,而不是由金属完全屏蔽,因此,直流(DC)信号可以被隔离,但是不能完全隔离交流(AC)信号。因此,有必要提出一种新的半导体器件及其制造方法,以解决上述技术问题。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足,本专利技术提供一种半导体器件,包括:半导体衬底,在所述半导体衬底上形成的器件层;在所述器件层上形成的信号线;以及在所述信号线上方形成的金属屏蔽层。进一步,在所述器件层上以及所述信号线下方还形成有第一金属层。进一步,在所述信号线的两侧还形成有第二金属层,其中,所述第二金属层位于所述金属屏蔽层下方和所述第一金属层的上方,所述第二金属层和所述第一金属层通过若干第一通孔相连接。进一步,所述第二金属层和所述金属屏蔽层通过若干第二通孔相连接。进一步,所述第二金属层以及所述信号线和所述金属屏蔽层之间、所述第二金属层以及所述信号线和所述第一金属层之间均形成有层间介电层。进一步,所述金属屏蔽层接地。进一步,所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。本专利技术实施例二还提供一种半导体器件的制造方法,包括:步骤S1:提供半导体衬底,在所述半导体衬底上形成有器件层,在所述器件层上形成有第一层间介电层;步骤S2:在所述第一层间介电层上形成第一金属层;步骤S3:在所述第一金属层上形成第二层间介电层,并形成贯穿所述第二层间介电层的若干第一通孔;步骤S4:在所述第二层间介电层上形成信号线以及位于所述信号线两侧的第二金属层,其中,所述第一金属层和所述第二金属层通过所述第一通孔相连接;步骤S5:沉积形成第三层间介电层以覆盖所述信号线和所述第二金属层,并形成贯穿所述第三层间介电层与所述第二金属层相连接的若干第二通孔;步骤S6:在所述第三层间介电层和所述第二通孔上形成金属屏蔽层。进一步,所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。进一步,所述金属屏蔽层接地。本专利技术实施例三提供一种电子装置,其包括前述的半导体器件。根据本专利技术的半导体器件结构,形成在信号线上的金属屏蔽层可以对关键的信号线起到屏蔽作用,使其免于受到相邻线产生的噪声的影响,进而提高了器件的性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1示出了本专利技术实施例一中的半导体器件的剖面示意图;图2A-2E示出了本专利技术一实施例中的半导体器件的俯视图;图2F示出了沿图2E中剖面线AA’所获得半导体器件的剖面示意图;图3示出了根据本专利技术一实施例中的半导体器件的制造方法的示意性流程图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本专利技术的理想实施例(和中间结构)的示意图的横截面图来描述专利技术的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本专利技术的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本专利技术的范围。为了彻底理解本专利技术,将在下列的描述中提出详细的结构及制造过程,以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下,然而除了这些详细描述外,本专利技术还可以具有其他实施方式。实施例一下面,参照图1来描述本专利技术实施例提出的半导体器件的详细结构。首先,本专利技术的半导体器件包括:半导体衬底(未示出)。具体地,所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。在所述半导体衬底上形成的器件层(未示出)。所述器件层包括多个CMOS晶体管,其中每个所述CMOS晶体管均包括源极、漏极、以及位于源极和漏极之间的半导体衬底上的栅极结构等。在半导体衬底中还形成有隔离结本文档来自技高网...

【技术保护点】
一种半导体器件,包括:半导体衬底,在所述半导体衬底上形成的器件层;在所述器件层上形成的信号线;以及在所述信号线上方形成的金属屏蔽层。

【技术特征摘要】
1.一种半导体器件,包括:半导体衬底,在所述半导体衬底上形成的器件层;在所述器件层上形成的信号线;以及在所述信号线上方形成的金属屏蔽层。2.根据权利要求1所述的半导体器件,其特征在于,在所述器件层上以及所述信号线下方还形成有第一金属层。3.根据权利要求2所述的半导体器件,其特征在于,在所述信号线的两侧还形成有第二金属层,其中,所述第二金属层位于所述金属屏蔽层下方和所述第一金属层的上方,所述第二金属层和所述第一金属层通过若干第一通孔相连接。4.根据权利要求3所述的半导体器件,其特征在于,所述第二金属层和所述金属屏蔽层通过若干第二通孔相连接。5.根据权利要求3所述的半导体器件,其特征在于,所述第二金属层以及所述信号线和所述金属屏蔽层之间、所述第二金属层以及所述信号线和所述第一金属层之间均形成有层间介电层。6.根据权利要求1所述的半导体器件,其特征在于,所述金属屏蔽层接地。7.根据权利要求1所述的半导体器件,其特征在于,所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一...

【专利技术属性】
技术研发人员:朱继光
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1