鳍式场效应晶体管结构及其制造方法技术

描述了一种鳍式场效应晶体管，包括衬底、多个绝缘物、至少一个栅极堆叠件和应变材料部分。衬底具有位于衬底上的多个鳍以及鳍包括嵌入在鳍中的停止层。多个绝缘物设置在衬底上和多个鳍之间。至少一个栅极堆叠件设置在多个鳍上方和设置在多个绝缘物上。应变材料部分设置在至少一个栅极堆叠件的相对两侧上。本发明专利技术实施例涉及鳍式场效应晶体管结构及其制造方法。

【技术实现步骤摘要】

本专利技术实施例涉及鳍式场效应晶体管结构及其制造方法。
技术介绍
由于半导体器件的尺寸成比例减小，诸如鳍式场效应晶体管(FinFET)的三维多栅极结构已经发展以置换平坦的CMOS器件。FinFET的结构部件是从衬底的表面垂直延伸的基于硅的鳍，并且包裹沟道的栅极在沟道上方进一步提供更好的电控制。
技术实现思路
根据本专利技术的一个实施例，提供了一种鳍式场效应晶体管，包括：衬底，具有多个鳍，其中，所述多个鳍的至少一个包括嵌入在所述多个鳍的至少一个中的停止层；多个绝缘物，设置在所述衬底上以及设置在所述多个鳍之间；至少一个栅极堆叠件，设置在所述多个鳍上方以及设置在所述多个绝缘物上；以及应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。根据本专利技术的另一实施例，还提供了一种鳍式场效应晶体管，包括：衬底，具有位于所述衬底上的鳍，其中，所述鳍包括嵌入在所述鳍中的停止层；绝缘物，设置在所述衬底上和所述鳍之间；至少一个栅极堆叠件，横跨所述鳍设置并且设置在所述鳍上方以及设置在所述绝缘物上；以及应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上，其中，所述应变材料部分包括源极和漏极区域，并且所述鳍中的所述停止层位于所述应变材料部分的底部之上或与所述应变材料部分的所述底部基本上齐平。根据本专利技术的又一实施例，还提供了一种用于形成鳍式场效应晶体管的方法，包括：提供嵌有停止层的衬底；图案化所述衬底以在所述衬底中形成沟槽并且在所述沟槽之间形成鳍；在所述衬底的所述沟槽中形成绝缘物；在所述衬底上方和所述绝缘物上形成堆叠结构，其中，所述堆叠结构覆盖所述鳍的部分；通过将所述鳍中的所述停止层用作蚀刻停止层以去除所述鳍的未被所述堆叠结构覆盖的部分来在所述鳍中形成凹槽；在位于所述绝缘物之间的所述凹槽中并且在所述堆叠结构的相对两侧上形成应变材料部分；去除所述堆叠结构；以及在所述衬底上方和所述绝缘物上形成栅极堆叠件，其中，所述应变材料部分位于所述栅极堆叠件的相对两侧上。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1是根据本专利技术的一些实施例的示出了用于形成FinFET的制造方法的工艺步骤的示例性流程图。图2A至图3G是根据本专利技术的一些实施例的示出了在用于形成FinFET的制造方法的各个阶段中的FinFET的立体图和截面图。图4A至图4E是根据本专利技术的一些实施例的示出了利用不同蚀刻工艺制造的FinFET的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。本专利技术的实施例描述了FinFET的示例性制造工艺及从这些制造工艺中制造的FinFET。在本专利技术的某些实施例中，FinFET可以形成在块状硅衬底上。仍然，作为替换方案，FinFET可以形成在绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底上。仍然，根据实施例，硅衬底可以包括诸如晶体管、二极管等的其他导电层或其他半导体元件。这些实施例不用于限制上下文。根据实施例，图1是示出了用于形成FinFET的制造方法的工艺步骤的示例性流程图。图1中示出的工艺流程的各个工艺步骤可以包括如以下讨论的多个工艺步骤。图2A至图3G是根据本专利技术的一些实施例的示出了在用于形成FinFET的制造方法的各个阶段中的FinFET的立体图和截面图。应该注意，本文所述的工艺步骤包括用于制造FinFET器件的一部分制造工艺。图2A是在制造方法的各个阶段的一个中的FinFET20的立体图，并且图3A是沿着图2A的线I-I'所截取的FinFET20的截面图。在步骤10中并且如图2A和图3A所示，提供了嵌入有停止层104的衬底100。然后，掩模层108形成在衬底100上方并且光敏图案110形成在掩模层108上和衬底100上方。在实施例中，掩模层108是通过，例如，化学汽相沉积(CVD)来形成的氮化硅层。在一些实施例中，衬底100是具有嵌入在衬底100中的停止层104的块状硅衬底102。取决于设计的要求，块状硅衬底102可以是p型衬底或n型衬底并且包括不同的掺杂区域。掺杂区域可以配置为用于n型FinFET或p型FinFET。在一些实施例中，停止层104的材料包括氧化硅锗(SiGeOx)、硅锗(SiGe)、氧化硅(SiOx)、磷化硅(SiP)、磷酸硅(SiPOx)或它们的组合，其中x大于零(x>0)。在一些实施例中，例如，停止层104的厚度在从1nm至50nm的范围内。在一些实施例中，通过提供块状硅衬底102并且然后通过离子注入形成嵌入在块状硅衬底102内的停止层104来形成衬底100。可以选择离子注入的注入剂量和/或注入能量从而在块状硅衬底102中的所期望的位置处形成停止层104。也就是说，停止层104的深度和厚度可以取决于离子注入的条件变化。通过用于离子注入的掺杂剂的类型控制停止层104的材料。可选地，在如图3A'所示的另一实施例中，通过提供块状硅衬底102A，在块状硅衬底102A上形成停止层104并且然后在停止层104上形成硅层102B来形成衬底100。停止层104夹在块状硅衬底102A和硅层102B之间(即，嵌入在块状硅衬底102中)。图2A和图3A中的块状硅衬底102被看作类似于或等同于图3A'中的块状硅衬底102A和硅层102B。在一些实施例中，停止层104的材料包括SiGeOx、SiGe、SiOx、SiP、SiPOx或它们的组合。在一些实施例中，例如，停止层104的厚度在从1nm至50nm的范围内。在一些实施例中，例如，通过原子层沉积(ALD)或任何其他合适的沉积工艺形成停止层104。取决于设计的要求，可以确定硅层102B的厚度。图2B是在制造方法的各个阶段的一个中的FinFET20的立体图，并且图3B是沿着图2B的线I-I'所截取的FinFET20的截面图。在步骤12中并且如图2B所示，图案化衬底100以在衬底100中形成沟槽112，并且通过使用光敏图案110和掩模层108作为蚀刻掩模蚀刻衬底100，在沟槽112之间形成鳍116。在一些实施例中，沟槽112是条状的并且平行地布置。从衬底100的表面100a计算，沟槽112的本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管，包括：衬底，具有多个鳍，其中，所述多个鳍的至少一个包括嵌入在所述多个鳍的至少一个中的停止层；多个绝缘物，设置在所述衬底上以及设置在所述多个鳍之间；至少一个栅极堆叠件，设置在所述多个鳍上方以及设置在所述多个绝缘物上；以及应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。

【技术特征摘要】
2015.10.15 US 14/883,6361.一种鳍式场效应晶体管，包括：衬底，具有多个鳍，其中，所述多个鳍的至少一个包括嵌入在所述多个鳍的至少一个中的停止层；多个绝缘物，设置在所述衬底上以及设置在所述多个鳍之间；至少一个栅极堆叠件，设置在所述多个鳍上方以及设置在所述多个绝缘物上；以及应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。2.根据权利要求1所述的晶体管，其中，所述停止层的材料包括氧化硅锗(SiGeOx)、硅锗(SiGe)、氧化硅(SiOx)、磷化硅(SiP)、磷酸硅(SiPOx)或它们的组合。3.根据权利要求1所述的晶体管，其中，所述应变材料部分包括基底部分，所述基底部分设置在所述至少一个栅极堆叠件的所述相对两侧上并且设置在所述多个绝缘物的顶面下方，并且所述基底部分具有基本上垂直的轮廓。4.根据权利要求1所述的晶体管，其中，所述应变材料部分包括基底部分，所述基底部分设置在所述至少一个栅极堆叠件的所述相对两侧上并且设置在所述多个绝缘物的顶面下方，并且所述基底部分具有窄基底轮廓。5.根据权利要求1所述的晶体管，其中，所述应变材料部分包括基底部分，所述基底部分设置在所述至少一个栅极堆叠件的所述相对两侧上并且设置在所述多个绝缘物的顶面下方，并且所述基底部分具有宽基底轮廓。6.根据权利要求1所述的晶体管，其中，所述应变材料部分包括基底部分，所述基底部分设置在所述至少一个栅极堆叠件的所述相对两侧上并且设置在所述多个绝缘物的顶面下方，并且所述基底部分具有宽中部轮廓。7....

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71