PLDMOS器件及其制造方法技术

技术编号:15234654 阅读:65 留言:0更新日期:2017-04-28 04:57
本发明专利技术公开了一种PLDMOS器件,包括:N型外延层,P阱,栅介质层,多晶硅栅,源区和漏区,沟道区由N型外延层叠加N型离子注入杂质形成,通过N型离子注入杂质提高沟道区的N型掺杂浓度并从而抑制源漏穿通;在沟道区表面形成有P型离子注入杂质,通过P型离子注入杂质抵消N型离子注入杂质对沟道区的表面的影响,从而使器件的阈值电压向由N型外延层的本体掺杂浓度决定的初始阈值电压恢复。本发明专利技术还公开了一种PLDMOS器件的制造方法。本发明专利技术能抑制器件的源漏穿通同时不影响器件的阈值电压,能使器件适用于更小的沟道长度。

PLDMOS device and method of manufacturing the same

The invention discloses a PLDMOS device, including: N type epitaxial layer, the P well, the gate dielectric layer, polysilicon gate, source and drain regions, a channel region is formed by impurity N epitaxial layer superposition N type impurity ion implantation, improving the N concentration of the channel region and thereby inhibiting the source drain through using N type ion implantation; P ion implanted impurity formed in the surface of the channel region by P ion implanted impurity offset type N ion implantation effect of impurities on the surface of the channel region, so that the threshold voltage of the device to the initial threshold by N type body doping concentration of the epitaxial layer is decided by pressure recovery. The invention also discloses a method for manufacturing a PLDMOS device. The present invention can restrain the leakage of the device and the threshold voltage of the device, so that the device can be applied to the smaller channel length.

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域,特别是涉及一种PLDMOS即P型LDMOS器件;本专利技术还涉及一种PLDMOS器件的制造方法。
技术介绍
LDMOS由于具有耐高压、大电流驱动能力、极低功耗以及可与CMOS集成等优点,目前在电源管理电路中被广泛采用。如图1所示,是现有PLDMOS器件的结构图,现有PLDMOS器件包括:N型外延层103,所述N型外延层103形成于P型衬底如P型硅衬底101表面,且所述N型外延层103和所述P型衬底101之间隔离有N型埋层102。P阱105,形成于所述N型外延层103的选定区域中,所述P阱105作为漂移区。在所述P阱105区域的所述N型外延层103表面有场氧化层,令该场氧化层为第一场氧化层104a。沟道区直接由所述N型外延层103组成,多晶硅栅107,所述多晶硅栅107覆盖在所述沟道区上方并延伸到所述P阱105以及所述第一场氧化层104a的第一侧表面上。所述多晶硅栅107和底部的所述沟道区以及所述P阱105之间隔离有栅介质层106。所述栅介质层106的材料通常为热氧化层。源区108a由形成于所述N型外延层103表面且和所述多晶硅栅107第一侧自对准的P+区组成。漏区108b由形成于所述P型表面且和所述第一场氧化层104a第二侧自对准的P+区组成。在所述N型外延层103表面还形成有由N+区组成的背栅引出区109。所述背栅引出区109和所述源区108a之间间隔有场氧化层,令该场氧化层为第二场氧化层104b,所述第二场氧化层104b和所述第一场氧化层104a采用相同工艺同时形成。层间膜,接触孔110,正面金属层111,由所述正面金属层111图形化形成源极、漏极和栅极,所述源极通过接触孔110和所述源区108a接触,所述漏极通过接触孔110和所述漏区108b接触,所述栅极通过接触孔110和所述多晶硅栅107接触,各所述接触孔110都穿过所述层间膜。所述正面金属层111还图形化形成背栅电极,背栅电极通过接触孔110和底部的所述背栅引出区109接触。在集成电路制造领域,PLDMOS通常和NLDMOS即N型LDMOS器件集成在一起,通常NLDMOS中的漂移区需要采用N阱,N阱是形成于N型外延层中,通过调节漂移区即N阱的掺杂来调节NLDMOS的击穿电压和导通电阻。而由于PLDMOS通常和NLDMOS集成在一起,PLDMOS的沟道区需要采用N型掺杂,这和NLDMOS的漂移区的掺杂类型相同,如果也将N阱作为PLDMOS的本体区即沟道区,则会影响PLDMOS性能,原因为N阱需要根据NLDMOS的击穿电压和导通电阻进行调节,使用于NLDMOS的N阱并不适用于做PLDMOS的沟道区,故本专利技术涉及的现有PLDMOS是直接采用N型外延作为本体区,这样PLDMOS器件特性不受N阱影响,而NLDMOS特性可独立调节。由于图1所示的现有结构中由于沟道区直接由N型外延层103组成,因N型外延层103的掺杂浓度较淡,所以在沟道区的沟道长度较短时如小于2.5μm时器件会发生源漏穿通。
技术实现思路
本专利技术所要解决的技术问题是提供一种PLDMOS器件,能抑制器件的源漏穿通同时不影响器件的阈值电压,能使器件适用于更小的沟道长度。为此,本专利技术还提供一种所述PLDMOS器件的制造方法。为解决上述技术问题,本专利技术的PLDMOS器件包括:N型外延层。P阱,形成于所述N型外延层的选定区域中,所述P阱作为漂移区。在所述P阱区域的所述N型外延层表面有场氧化层,令该场氧化层为第一场氧化层。沟道区由所述N型外延层叠加N型离子注入杂质形成,通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通。在所述沟道区表面形成有P型离子注入杂质,通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响,从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复。多晶硅栅,所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上。所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层。源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成。漏区由形成于所述P型表面且和所述第一场氧化层第二侧自对准的P+区组成。进一步的改进是,所述N型外延层形成于P型衬底表面,且所述N型外延层和所述P型衬底之间隔离有N型埋层。进一步的改进是,在所述N型外延层表面还形成有由N+区组成的背栅引出区。进一步的改进是,所述背栅引出区和所述源区之间间隔有场氧化层,令该场氧化层为第二场氧化层,所述第二场氧化层和所述第一场氧化层采用相同工艺同时形成。进一步的改进是,所述栅介质层的材料为热氧化层。进一步的改进是,还包括:层间膜,接触孔,正面金属层,由所述正面金属层图形化形成源极、漏极和栅极,所述源极通过接触孔和所述源区接触,所述漏极通过接触孔和所述漏区接触,所述栅极通过接触孔和所述多晶硅栅接触,各所述接触孔都穿过所述层间膜。进一步的改进是,沟道长度为所述源区到所述P阱之间的间距,所述沟道长度的最小值为2.5微米以下。进一步的改进是,所述场氧化层采用局部场氧化工艺(LOCOS)形成。进一步的改进是,所述N型离子注入杂质采用全面普注形成,所述P型离子注入杂质采用全面普注形成。进一步的改进是,所述N型离子注入杂质对应的注入杂质为磷,注入能量为100kev~500kev,注入剂量为1e11cm-2~1e13cm-2;所述P型离子注入杂质对应的注入杂质为硼,注入能量为10kev~100kev,注入剂量为1e11cm-2~1e13cm-2。为解决上述技术问题,本专利技术提供的PLDMOS器件的制造方法包括如下步骤:步骤一、形成N型外延层。步骤二、在所述N型外延层的选定区域形成场氧化层。步骤三、在所述N型外延层的选定区域中形成P阱,所述P阱作为漂移区;在所述P阱区域的所述N型外延层表面一个所述场氧化层,令该场氧化层为第一场氧化层。步骤四、进行全面普注的N型离子注入从而在所述N型外延层中叠加N型离子注入杂质,沟道区由所述N型外延层叠加N型离子注入杂质形成,通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通。步骤五、进行全面普注的P型离子注入从而在所述沟道区表面形成P型离子注入杂质,通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响,从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复。步骤六、依次形成栅介质层和多晶硅栅,对所述多晶硅栅和所述栅介质层进行光刻刻蚀。光刻刻蚀之后,所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上;所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层。步骤七、进行P+离子注入同时形成源区和漏区,所述源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成;所述漏区由形成于所述P型表面且和所述第一场氧化层第二侧自对准的P+区组成。进一步的改进是,步骤一中,所述N型外延层形成于P型衬底表面,在生长所述N型外延层之前包括采用N型离子注入工艺在所述P型衬底表面形成N型埋层的步骤,所述N型埋层位于所述N型外延层和所述P型衬底之间。进一步的改进是,包括步骤八、进行N+离本文档来自技高网
...
<a href="http://www.xjishu.com/zhuanli/59/201710003959.html" title="PLDMOS器件及其制造方法原文来自X技术">PLDMOS器件及其制造方法</a>

【技术保护点】
一种PLDMOS器件,其特征在于,包括:N型外延层;P阱,形成于所述N型外延层的选定区域中,所述P阱作为漂移区;在所述P阱区域的所述N型外延层表面有场氧化层,令该场氧化层为第一场氧化层;沟道区由所述N型外延层叠加N型离子注入杂质形成,通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通;在所述沟道区表面形成有P型离子注入杂质,通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响,从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复;多晶硅栅,所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上;所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层;源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成;漏区由形成于所述P型表面且和所述第一场氧化层第二侧自对准的P+区组成。

【技术特征摘要】
1.一种PLDMOS器件,其特征在于,包括:N型外延层;P阱,形成于所述N型外延层的选定区域中,所述P阱作为漂移区;在所述P阱区域的所述N型外延层表面有场氧化层,令该场氧化层为第一场氧化层;沟道区由所述N型外延层叠加N型离子注入杂质形成,通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通;在所述沟道区表面形成有P型离子注入杂质,通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响,从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复;多晶硅栅,所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上;所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层;源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成;漏区由形成于所述P型表面且和所述第一场氧化层第二侧自对准的P+区组成。2.如权利要求1所述的PLDMOS器件,其特征在于:所述N型外延层形成于P型衬底表面,且所述N型外延层和所述P型衬底之间隔离有N型埋层。3.如权利要求1所述的PLDMOS器件,其特征在于:在所述N型外延层表面还形成有由N+区组成的背栅引出区。4.如权利要求3所述的PLDMOS器件,其特征在于:所述背栅引出区和所述源区之间间隔有场氧化层,令该场氧化层为第二场氧化层,所述第二场氧化层和所述第一场氧化层采用相同工艺同时形成。5.如权利要求1所述的PLDMOS器件,其特征在于:所述栅介质层的材料为热氧化层。6.如权利要求1所述的PLDMOS器件,其特征在于,还包括:层间膜,接触孔,正面金属层,由所述正面金属层图形化形成源极、漏极和栅极,所述源极通过接触孔和所述源区接触,所述漏极通过接触孔和所述漏区接触,所述栅极通过接触孔和所述多晶硅栅接触,各所述接触孔都穿过所述层间膜。7.如权利要求1所述的PLDMOS器件,其特征在于:沟道长度为所述源区到所述P阱之间的间距,所述沟道长度的最小值为2.5微米以下。8.如权利要求1或4所述的PLDMOS器件,其特征在于:所述场氧化层采用局部场氧化工艺形成。9.如权利要求1所述的PLDMOS器件,其特征在于:所述N型离子注入杂质采用全面普注形成,所述P型离子注入杂质采用全面普注形成。10.如权利要求1或9所述的PLDMOS器件,其特征在于:所述N型离子注入杂质对应的注入杂质为磷,注入能量为100kev~500kev,注入剂量为1e11cm-2~1e13cm-2;所述P型离子注入杂质对应的注入杂质为硼,注入能量为10kev~100kev,注入剂量为1e11cm-2~1e13cm-2。11.一种PLDMOS器件的制造方法,其特征在于,包括如下步骤:步骤一、形成N型外延层;步骤二、在所述N型外延层的选定区域形成场氧化层;步骤三、在所述N型外延层的选定区域中形成P阱,所述P阱作为漂移区;在所述P阱区...

【专利技术属性】
技术研发人员:段文婷
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1