金属氧化物金属场效应晶体管（MOMFET）制造技术

本发明专利技术的实施例包括金属氧化物金属场效应晶体管(MOMFET)以及制造这种器件的方法。在实施例中，MOMFET器件包括源极和漏极，具有设置在源极和漏极之间的沟道。根据实施例，沟道具有在沟道中产生量子限域效应的至少一个受限尺寸。在实施例中，MOMFET器件还包括通过栅极电介质与沟道分隔开的栅极电极。根据实施例，可以通过改变沟道的尺寸，用于沟道的材料和/或施加到沟道的表面终止物来调节沟道的带隙能量。实施例还包括通过相对于沟道的导带和价带能量控制源极和漏极的工作函数来形成N型器件和P型器件。

Metal oxide metal field effect transistor (MOMFET)

Embodiments of the present invention include a metal oxide metal field effect transistor (MOMFET) and a method of manufacturing such a device. In an embodiment, the MOMFET device includes a source and drain with a channel disposed between the source and drain. According to an embodiment, the channel has at least one restricted size of quantum confinement effect in the channel. In an embodiment, the MOMFET device further includes a gate electrode that is separated from the channel through a gate dielectric. According to an embodiment, the band gap energy of the channel can be adjusted by changing the size of the channel, the material used for the channel and / or the surface termination applied to the channel. Embodiments also include forming a N device and a P device by controlling the operating function of the source and drain relative to the conduction band and valence band energy of the channel.

【技术实现步骤摘要】
【国外来华专利技术】
实施例总体上涉及晶体管器件。具体而言，实施例涉及金属氧化物金属场效应晶体管(MOMFET)以及制造这种器件的方法。
技术介绍
器件尺寸不断的缩放导致越来越小和受限的沟道。随着晶体管尺寸的持续减小，材料特性的限制成为越来越难以克服的障碍。例如，随着沟道尺寸的减小，由于量子限域效应，半导体材料的带隙开始增大。例如，块状硅通常具有在约1.0eV和1.1eV之间的带隙。然而，当沟道厚度减小到大约10nm以下时，带隙可以增加大到1.5eV或更大。由于状态密度的降低，受限的沟道还减少了可以在半导体沟道中感应的总电荷。因此，晶体管的效率降低。另外，随着器件尺寸缩放的继续，制造限制也可能限制尺寸的进一步减小。随着沟道长度减小到小于10nm，可以在注入几个原子的掺杂剂后获得适当的掺杂浓度。例如，可能仅需要一个或两个原子的掺杂剂以提供适当的掺杂浓度。在注入之后，掺杂剂也易于扩散。在这样小的尺度，并且具有如此少的掺杂剂原子，不希望出现的掺杂剂物质的扩散变得越来越难以控制。因此，器件尺寸缩放增加了制造晶体管器件的难度。此外，对增加晶体管密度的需求正在驱使制造商利用3维(3-D)集成。由于源极、漏极和沟道区通常需要高度有序的半导体晶体，所以3-D集成需要晶片键合。晶片键合极大地增加了生产成本并且需要减少生产量的附加处理操作。附图说明图1A是例示了具有各种表面终止物质的Sn纳米线的作为线半径的函数的带隙能量的曲线图。图1B-1E是例示了具有各种表面终止物质的Sn纳米线的相对于真空的导带和价带的曲线图。图2A是根据实施例的平面MOMFET器件的图示。图2B是根据实施例的包括3-D集成的平面MOMFET器件的图示。图3A-3F是根据实施例的用于形成平面MOMFET器件的过程的横截面图。图4A-4E是根据实施例的用于形成CMOM反相器的过程的横截面图。图5A-5D是根据另一实施例的用于形成CMOM反相器的过程的横截面图。图6A-6C是根据实施例的用于形成纳米线MOMFET器件的过程的横截面图。图7是根据实施例的纳米线MOMFET器件的横截面图。图8是根据实施例的利用MOMFET器件的计算机系统的示意性框图的图示。具体实施方式本专利技术的实施例包括金属氧化物金属场效应晶体管(MOMFET)和形成这种器件的方法。本专利技术的实施例能够克服在将器件缩放到沟道至少在一个尺寸上受限的点时存在的基于半导体的晶体管器件的先前制造和材料特性限制。如本文所使用的，“受限的”沟道是具有足够小的尺寸以在沟道材料中产生量子限域效应的沟道。材料中的量子限域效应导致能量谱从连续能量谱转变为离散能量谱。因此，载流子(即，空穴和电子)仅能够占据离散的能级。例如，金属或半金属可以具有块状形式的连续能量谱，但是当材料的尺寸变得受限时，载流子仅能够占据离散的能级。因此，在材料中形成带隙，其然后可用于制造晶体管器件，例如根据本文所述的本专利技术实施例的MOMFET。本专利技术的实施例提供可以被控制以在沟道中获得期望带隙的一个或多个变量。作为示例，带隙能量可以通过为沟道选择不同的材料，改变沟道的受限尺寸的大小，改变沟道的表面终止物(termination)或其任何组合来调节。图1A例示了沟道的尺寸和沟道的表面终止物对带隙能量的影响。在图1A中，绘制了具有不同表面终止物质的<100>Sn纳米线的作为线半径的函数的带隙能量。如图1A所示的示例性实施例所示，受限的Sn纳米线获得可用于形成晶体管器件的带隙。此外，对于纳米线的任何给定直径，可以通过使用不同的表面终止物质来调节带隙能量。作为示例，表面终止物质可以包括CH3、F、H和OH。不同表面终止物质的使用也可以用于调节沟道材料的电子亲和力(即，相对于真空能级的导带能量)。图1B-1E提供了对于图1A中所示的每个表面终止物而言的<100>Sn线的作为线半径的函数的相对于真空的导带(Ec)和价带(Ev)的曲线图。注意，图1A-E中绘出的数据在定性上是正确的，因为自旋轨道分裂没有包括在数据中。因此，应当理解，在各种半径处和对于不同的终止物质而言的带隙能量和电子亲和力的值不是限制性的，是为了说明性目的而提供的。另外，虽然提供Sn纳米线作为示例性说明，但是在不是纳米线的沟道中和在除Sn之外的材料中可以产生类似的量子限域效应。例如，根据本专利技术的实施例，也可以使用限制在单一尺寸(例如，薄片)中和在由其他金属或半金属材料制成的沟道中的沟道。根据实施例，受限沟道本质上是双极的，能够传导空穴和电子。然而，根据本专利技术的实施例，用于源极/漏极(S/D)区和栅极电极的材料可以控制导电类型，而不是依赖于掺杂剂来产生N型或P型晶体管。根据实施例，S/D区相对于沟道的导带和价带的功函数确定器件是N型还是P型器件，如下面更详细说明的。因此，避免了当使用半导体材料时发生的涉及掺杂剂扩散的问题。现在参考图2A，例示了根据实施例的平面MOMFET器件250。在实施例中，平面MOMFET器件250可以形成在衬底201上。实施例包括衬底201，衬底201的刚性足以在制造操作期间为器件提供支撑。衬底201可以是非晶体或晶体材料。作为示例，衬底201可以是玻璃、蓝宝石、硅、聚合物或其上可以沉积绝缘层的任何其它衬底。本专利技术的实施例不限于具有高度有序的晶体结构(例如硅晶片)的典型半导体衬底，因为MOMFET器件250的半导体性质不依赖于这些材料的半导体特性。如所示的，在衬底201的顶表面上形成绝缘层203。根据实施例，绝缘层203可以是通常用于半导体加工中的任何绝缘材料。例如，绝缘层203可以是例如氧化硅的氧化物，或者氮化物。根据本专利技术的实施例，绝缘层的厚度可以具有选择的厚度，以在绝缘层203之上和下方形成的层之间提供期望的绝缘保护。作为示例，实施例包括具有厚度约50nm的绝缘层203。MOMFET器件250包括S/D区205。在实施例中，S/D区可以由金属或半金属材料形成。在实施例中，为S/D区选择的材料可以是高导电性的材料。例如，当高导电性材料(例如钨)用于S/D区205时，可以改善MOMFET器件250的性能。另外的实施例包括具有与沟道215相同的材料的S/D区205。在S/D区205之间形成受限的沟道215。在实施例中，沟道215由当呈块状形式时是导电的但当沟道被限制在小到足以在沟道中产生量子限域效应的尺寸中时而获得带隙的材料形成。根据实施例，沟道215具有一个或多个受限的尺寸。例如，在图2A中，沟道215至少在其厚度尺寸T中受到限制。产生量子限域效应所需的沟道215的厚度T取决于为沟道215选择的材料，并且取决于施加到沟道的表面终止物(如果有的话)。实施例包括可小于约5nm的沟道厚度T。另外的实施例包括小于约3nm的沟道厚度T。在实施例中，沟道可以具有在大约0.5nm和大约5nm之间的厚度T。在实施例中，选择沟道215的厚度以提供期望的带隙能量。作为示例，沟道材料的厚度可以在沟道中产生小于1.5eV的带隙能量。另外的实施例可以包括在沟道中产生在约0.5eV和约1.5eV之间的带隙能量的沟道厚度。根据实施例，沟道215可以是半金属，诸如Sn、Pb、As、Sb或Bi。应当理解，被认为是“半金属”的材料组不包括Si或Ge，因为“半金属本文档来自技高网...

【技术保护点】
一种半导体器件，包括：源极和漏极，其中，所述源极和所述漏极由具有第一功函数的材料形成；沟道，所述沟道设置在所述源极和所述漏极之间，其中，所述沟道为选自由半金属、铋化物、稀土磷族元素化物、IV‑b/IV‑a族化合物、过渡金属化合物和硅化物组成的组中的材料，并且其中，所述沟道具有小于5.0nm的厚度；以及栅极电极，所述栅极电极通过栅极电介质而与所述沟道分隔开，所述栅极电极具有第二功函数。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：源极和漏极，其中，所述源极和所述漏极由具有第一功函数的材料形成；沟道，所述沟道设置在所述源极和所述漏极之间，其中，所述沟道为选自由半金属、铋化物、稀土磷族元素化物、IV-b/IV-a族化合物、过渡金属化合物和硅化物组成的组中的材料，并且其中，所述沟道具有小于5.0nm的厚度；以及栅极电极，所述栅极电极通过栅极电介质而与所述沟道分隔开，所述栅极电极具有第二功函数。2.根据权利要求1所述的器件，其中，所述沟道是Sn、Pb、As、Sb或Bi。3.根据权利要求1所述的器件，其中，所述沟道是FeSi、NiSi、TiSi或CoSi。4.根据权利要求1所述的器件，其中，所述沟道具有在大约0.5eV和1.5eV之间的带隙。5.根据权利要求1所述的器件，其中，表面终止物形成在所述沟道的表面之上。6.根据权利要求5所述的器件，其中，所述表面终止物是CH3、F、H或OH。7.根据权利要求1所述的器件，进一步包括：绝缘层，形成在所述源极和所述漏极下方，其中，所述沟道设置在所述源极和所述漏极之间的所述绝缘层的表面上。8.根据权利要求1所述的器件，其中，所述源极和所述漏极是与所述沟道相同的材料。9.根据权利要求1所述的器件，其中，所述沟道是纳米线或鳍状物。10.一种半导体器件，包括：第一源极和第一漏极，其中，所述第一源极和所述第一漏极由具有第一功函数的材料形成；第一沟道，所述第一沟道设置在所述第一源极和所述第一漏极之间，其中，所述第一沟道具有在所述第一沟道中产生量子限域效应的至少一个受限尺寸；第一栅极电极，所述第一栅极电极通过第一栅极电介质而与所述第一沟道分隔开，所述第一栅极电极具有第二功函数；第二源极和第二漏极，其中，所述第二源极和所述第二漏极由具有第三功函数的材料形成；第二沟道，所述第二沟道设置在所述第二源极和所述第二漏极之间，其中，所述第二沟道具有在所述第二沟道中产生量子限域效应的至少一个受限尺寸；以及第二栅极电极，所述第二栅极电极通过第二栅电介质而与所述第二沟道分隔开，所述第二栅极电极具有第四功函数。11.根据权利要求10所述的器件，其中，所述第一功函数和所述第三功函数相同，并且其中，所述第二功函数和所述第四功函数不同。12.根据权利要求10所述的器件，其中，所述第一功函数和所述第三功函数...

【专利技术属性】
技术研发人员：R·里奥斯，K·J·库恩，S·金，J·R·韦伯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US