一种数据密集环境下的单芯片多处理器系统的电源管理方法技术方案

本发明专利技术公开了一种数据密集环境下的单芯片多处理器系统的电源管理方法，通过设计MAR控制器，在MAR控制器中采用模糊逻辑函数、模糊规则和去模糊函数，将I/O等待率、采样周期时间内的用户任务需要的响应时间和执行采样周期时间内任务的时间约束等作为MAR控制器的输入参数；最后输出单芯片多处理器系统的内核频率的调节值并用DVFS方法调节单芯片多处理器的内核频率；根据新的单芯片多处理器的内核频率计算采样周期时间内的用户任务的实际响应时间和实际时间约束值；将上一个采样周期内的用户任务的实际响应时间和实际时间约束值反馈到MAR控制器，通过循环达到保证CMP系统性能和节约功耗的目的。

【技术实现步骤摘要】

本专利技术涉及计算机安全
，具体涉及一种数据密集环境下的单芯片多处理器(Chipmultiprocessors，简称CMP)系统电源管理方法，通过考虑I/O等待时间，采用模糊逻辑方法将输入参数值进行模糊化处理并根据结果调节CMP内核频率，达到保证系统性能和减少系统功耗的目的。
技术介绍
随着晶体管和半导体技术的进步，多核处理器或CMP在当前处理器市场已经成为一种主流。与此同时，在指令级并行(ILP)和功耗限制，鼓励我们进入高性能和节能的CMP时代。然而，许多关键
仍然有单线程性能增长的需求，即便不考虑上述因素，芯片数量或芯片上的晶体管的数量揭示了功耗的快速增长。因此，如何平衡系统性能和降低功耗是一个关键的问题，需要有效的解决方法。近年来，基于动态电压和频率调节(DynamicVoltageandFrequencyScaling，DVFS)的许多电源管理系统策略已经提出并用于CMP系统中。DVFS是用于降低功耗高度有效的技术，已经成功的被应用到平衡中央处理器(CentralProcessingUnit，CPU)功耗和芯片性能方面。在多核CPU系统(CMP系统)中，由于新的密集数据应用和复杂的进程或线程调度策略，使得DVFS这种粗粒度的管理方法不能直接应用于“CMP”芯片系统中。所以，研究多核CPU电源管理方法有挑战性并有重要意义。数据密集型应用的约束主要是输入/输出(Input/Output，I/O)操作，I/O操作会影响处理器的性能和功耗，特别，当我们处理数据密集型文件系统时。当我们把I/O因素考虑进去的时候，需要更有效节能的电源管理系统。专利
技术实现思路
本专利技术的目的在于提供一种数据密集环境下的单芯片多处理器系统的电源管理方法，采用模糊逻辑的电源管理策略，将I/0等待时间、响应时间和CMP内核的负载约束，通过隶属函数转换成模糊逻辑值，再通过模糊规则和去模糊函数输出，动态调节CMP内核电压频率，实现保证系统性能并降低系统功耗的目的。为了达到上述目的，本专利技术通过以下技术方案实现：一种数据密集环境下的单芯片多处理器系统的电源管理方法，其特征在于，包含以下步骤：步骤S1：将单芯片多处理器内核的时间划分为输入/输出等待时间、输入/输出忙时间和输入/输出空闲时间，并分别确定输入/输出忙时间的阈值和输入/输出空闲时间的阈值；步骤S2：根据MAR控制模型确定MAR控制器，以对多个输入信号进行组合变换得出多种输出结果；步骤S3：根据输入/输出等待时间、输入/输出忙时间的阈值和输入/输出空闲时间的阈值，确定采样时间内单芯片多处理器系统内核的输入/输出等待率、时间约束值及响应时间；步骤S4：分别确定输入/输出等待率、时间约束值及响应时间的模糊函数；步骤S5：根据输入/输出等待率、时间约束值、响应时间及单芯片多处理器内核频率确定四参数模糊规则；步骤S6：在MAR控制器中对输入/输出等待率、时间约束值及响应时间进行模糊化处理，分别获得输入/输出等待率、时间约束值及响应时间的模糊化结果；步骤S7：根据输入/输出等待率、时间约束值及响应时间的模糊化结果，获得单芯片多处理器内核频率的调节值；步骤S8：根据单芯片多处理器内核频率的调节值，采用预设调节算法对单芯片多处理器内核频率进行调节；步骤S9：根据调节后的单芯片多处理器内核频率，获得更新后的时间约束值和响应时间；步骤S10：判断单芯片多处理器系统的任务是否完成；若是，则结束整个流程；若否，则自动调整输入/输出忙时间的阈值和输入/输出空闲时间的阈值，以此更新时间约束值和响应时间后跳转至步骤S6。所述的步骤S1中输入/输出忙时间的阈值和输入/输出空闲时间的阈值由单芯片多处理器系统的输入/输出设备、单芯片多处理器内核的第一级/第二级缓存命中率决定，并且，当输入/输出等待率小于输入/输出忙时间的阈值表示CPU忙处于支配地位；当输入/输出等待率小于大于输入/输出空闲时间的阈值表示CPU空闲支配地位。所述的步骤S3中输入/输出等待率的计算公式为：所述的响应时间的计算公式为：rt＝cb+I/O等待时间所述的时间约束值的计算公式为：式中，ω表示输入/输出等待率，即采样周期时间内单芯片多处理器内核输入/输出等待时间占整个单芯片多处理器内核时间的比率，I/O等待时间表示是指在采样周期时间内单芯片多处理器内核执行任务时，输入/输出操作所花费的时间，rt表示响应时间，即指在采样周期时间内，任务执行实际需要的时间，包括时间约束值和输入/输出等待时间，cb表示时间约束值，即指在采样周期时间内，单芯片多处理器内核需要花费的时间，但不包括输入/输出等待时间，Pidle表示单芯片多处理器内核空闲的比率，即：fnew表示单芯片多处理器内核新选择的工作频率，fold表示单芯片多处理器内核原来的工作频率，RRT表示采样周期时间内任务要求的执行时间。所述的步骤S4中响应时间的模糊函数表示为：式中，A代表响应时间的模糊集，包括：{PF，ME，PS本文档来自技高网...

【技术保护点】
一种数据密集环境下的单芯片多处理器系统的电源管理方法，其特征在于，包含以下步骤：步骤S1：将单芯片多处理器内核的时间划分为输入/输出等待时间、输入/输出忙时间和输入/输出空闲时间，并分别确定输入/输出忙时间的阈值和输入/输出空闲时间的阈值；步骤S2：根据MAR控制模型确定MAR控制器，以对多个输入信号进行组合变换得出多种输出结果；步骤S3：根据输入/输出等待时间、输入/输出忙时间的阈值和输入/输出空闲时间的阈值，确定采样时间内单芯片多处理器系统内核的输入/输出等待率、时间约束值及响应时间；步骤S4：分别确定输入/输出等待率、时间约束值及响应时间的模糊函数；步骤S5：根据输入/输出等待率、时间约束值、响应时间及单芯片多处理器内核频率确定四参数模糊规则；步骤S6：在MAR控制器中对输入/输出等待率、时间约束值及响应时间进行模糊化处理，分别获得输入/输出等待率、时间约束值及响应时间的模糊化结果；步骤S7：根据输入/输出等待率、时间约束值及响应时间的模糊化结果，获得单芯片多处理器内核频率的调节值；步骤S8：根据单芯片多处理器内核频率的调节值，采用预设调节算法对单芯片多处理器内核频率进行调节；步骤S9：根据调节后的单芯片多处理器内核频率，获得更新后的时间约束值和响应时间；步骤S10：判断单芯片多处理器系统的任务是否完成；若是，则结束整个流程；若否，则自动调整输入/输出忙时间的阈值和输入/输出空闲时间的阈值，以此更新时间约束值和响应时间后跳转至步骤S6。...

【技术特征摘要】
1.一种数据密集环境下的单芯片多处理器系统的电源管理方法，其特征在于，包含以下步骤：步骤S1：将单芯片多处理器内核的时间划分为输入/输出等待时间、输入/输出忙时间和输入/输出空闲时间，并分别确定输入/输出忙时间的阈值和输入/输出空闲时间的阈值；步骤S2：根据MAR控制模型确定MAR控制器，以对多个输入信号进行组合变换得出多种输出结果；步骤S3：根据输入/输出等待时间、输入/输出忙时间的阈值和输入/输出空闲时间的阈值，确定采样时间内单芯片多处理器系统内核的输入/输出等待率、时间约束值及响应时间；步骤S4：分别确定输入/输出等待率、时间约束值及响应时间的模糊函数；步骤S5：根据输入/输出等待率、时间约束值、响应时间及单芯片多处理器内核频率确定四参数模糊规则；步骤S6：在MAR控制器中对输入/输出等待率、时间约束值及响应时间进行模糊化处理，分别获得输入/输出等待率、时间约束值及响应时间的模糊化结果；步骤S7：根据输入/输出等待率、时间约束值及响应时间的模糊化结果，获得单芯片多处理器内核频率的调节值；步骤S8：根据单芯片多处理器内核频率的调节值，采用预设调节算法对单芯片多处理器内核频率进行调节；步骤S9：根据调节后的单芯片多处理器内核频率，获得更新后的时间约束值和响应时间；步骤S10：判断单芯片多处理器系统的任务是否完成；若是，则结束整个流程；若否，则自动调整输入/输出忙时间的阈值和输入/输出空闲时间的阈值，以此更新时间约束值和响应时间后跳转至步骤S6。2....

【专利技术属性】
技术研发人员：陈付梅，韩德志，毕坤，王军，张肖，蒋艳梅，
申请(专利权)人：上海海事大学，
类型：发明
国别省市：上海;31