一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括：步骤S1：提供半导体衬底并对所述半导体衬底进行沟道停止离子注入；步骤S2：图案化所述半导体衬底，以形成若干相互间隔的鳍片；步骤S3：在所述鳍片上形成保护层；步骤S4：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；步骤S5：在所述隔离材料层中执行扩散停止离子注入，以防止沟道停止离子的扩散。通过所述方法制备得到的器件可以提高NMOS沟道停止离子注入横向扩散引起的SRAM器件失配性能，通过所述方法的改进进一步提高了所述半导体器件的性能和良率。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，短沟道效应成为影响器件性能的一个关键因素，相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。其中，FinFET器件底部的穿通成为影响FinFET器件的主要因素，高剂量沟道停止离子注入成为控制所述鳍片底部穿通的主要方法，其中包括两种工艺：首先第一种是在鳍片形成之后执行沟道停止离子注入，其主要的问题是对于鳍片的损坏，特别是对于NMOS，其中NMOS穿通比PMOS要严重，这主要是由于NMOS穿通是用B或BF2，而PMOS是用AS；B离子是比较容易损失(LOSS)的。另外一种工艺是在鳍片形成之前执行沟道停止离子注入，同样由于会受到横向扩散的影响，从而影响SRAM的性能。为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的专利技术内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底并对所述半导体衬底进行沟道停止离子注入；步骤S2：图案化所述半导体衬底，以形成若干相互间隔的鳍片；步骤S3：在所述鳍片上形成保护层；步骤S4：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；步骤S5：在所述隔离材料层中执行扩散停止离子注入，以防止沟道停止离子的扩散。可选地，在所述步骤S5中，所述扩散停止离子注入包括碳和/或氮离子的注入。可选地，在所述步骤S2中，沉积保护材料层，以在所述鳍片上形成保护层，作为所述步骤S5中所述扩散停止离子注入的掩膜层。可选地，在所述扩散停止离子注入之后，所述步骤S5还进一步包括去除所述鳍片表面的所述保护层的步骤，以露出所述鳍片。可选地，所述方法还包括：步骤S6：执行快速热退火步骤。可选地，在所述步骤S3中，在形成所述保护层之前还进一步包括在所述鳍片表面形成衬垫氧化物层的步骤。可选地，所述步骤S1包括：步骤S11：提供半导体衬底并在所述半导体衬底上形成垫氧化物层；步骤S12：执行离子注入步骤，以在所述半导体衬底中形成阱；步骤S13：对所述半导体衬底进行所述沟道停止离子注入。可选地，在所述步骤S1中，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上均形成有所述鳍片。本专利技术还提供了一种如上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在形成鳍片之前对所述半导体衬底进行沟道停止离子注入，然后再形成鳍片并选用隔离材料层填充所述器件之间的间隙，在回蚀刻所述隔离材料层之后对所述隔离材料层进行碳和/或氮离子注入，以防止所述沟道停止离子，例如B发生扩散，最后去除所述鳍片上的保护层并进行退火，通过所述方法制备得到的器件可以提高NMOS沟道停止离子注入横向扩散引起的SRAM器件失配性能，通过所述方法的改进进一步提高了所述半导体器件的性能和良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1h为本专利技术中所述半导体器件的制备过程示意图；图2为制备本专利技术所述半导体器件的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。实施例一下面结合附图对本专利技术所述半导体器件以及制备方法做进一步的说明，其中，图1a-1h为本专利技术中所述半导体器件的制备过程示意图；图2为制备本专利技术所述半导体器件的工艺流程图。执行步骤101，提供半导体衬底101并执行离子注入，以形成阱。在该步骤中所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底并对所述半导体衬底进行沟道停止离子注入；步骤S2：图案化所述半导体衬底，以形成若干相互间隔的鳍片；步骤S3：在所述鳍片上形成保护层；步骤S4：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；步骤S5：在所述隔离材料层中执行扩散停止离子注入，以防止沟道停止离子的扩散。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底并对所述半导体衬底进行沟道停止离子注入；步骤S2：图案化所述半导体衬底，以形成若干相互间隔的鳍片；步骤S3：在所述鳍片上形成保护层；步骤S4：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；步骤S5：在所述隔离材料层中执行扩散停止离子注入，以防止沟道停止离子的扩散。2.根据权利要求1所述的方法，其特征在于，在所述步骤S5中，所述扩散停止离子注入包括碳和/或氮离子的注入。3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，沉积保护材料层，以在所述鳍片上形成保护层，作为所述步骤S5中所述扩散停止离子注入的掩膜层。4.根据权利要求3所述的方法，其特征在于，在所述扩散停止离子注入之后，所述步骤S5还进一步包括去除所述鳍片表面的所述保护...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31