一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，所述半导体衬底包括逻辑区和有源区，所述逻辑区和所述有源区中形成有在逻辑区NMOS、有源区NMOS和有源区PMOS中去除虚拟栅极之后形成的凹槽；步骤S2：在所述凹槽中形成高K介电层；步骤S3：在所述有源区NMOS和所述有源区PMOS的所述高K介电层上形成功能材料层，以分别作为所述有源区NMOS的第一覆盖层和所述有源区PMOS的第一功函数层；步骤S4：在所述有源区PMOS上形成第二覆盖层和第二功函数层；步骤S5：在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS上沉积NMOS功函数层和粘结胶层；步骤S6：沉积导电材料，以覆盖所述粘结胶层同时填充所述凹槽。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。静态随机存储器(SRAM)作为挥发性存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。特别是，高速同步SRAM用于诸如工作站等超高速缓存器的应用，超高速缓存为再利用的数据或指令提供高速的存储。在SRAM器件制备过程中通常需要进行阈值电压离子注入以调节SRAM的阈值电压，但是对于所述SRAM的下拉晶体管的阈值电压离子注入，光刻胶层的遮蔽效应非常严重，由于所述遮蔽效应通过离子注入方法调节NMOS下拉晶体管的阈值电压是不能实现的。因此目前所述方法存在上述诸多弊端，需要对所述方法进行改进，以便消除所述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括逻辑区和有源区，所述逻辑区和所述有源区中形成有在逻辑区NMOS、有源区NMOS和有源区PMOS中去除虚拟栅极之后形成的凹槽；步骤S2：在所述凹槽中形成高K介电层；步骤S3：在所述有源区NMOS和所述有源区PMOS的所述高K介电层上形成功能材料层，以分别作为所述有源区NMOS的第一覆盖层和所述有源区PMOS的第一功函数层；步骤S4：在所述有源区PMOS上形成第二覆盖层和第二功函数层；步骤S5：在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS上沉积NMOS功函数层和粘结胶层；步骤S6：沉积导电材料，以覆盖所述粘结胶层同时填充所述凹槽。可选地，所述步骤S1包括：步骤S11：在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS中均形成有虚拟栅极氧化物层和虚拟栅极；步骤S2：去除所述虚拟栅极氧化物层和所述虚拟栅极，以分别在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS中形成所述凹槽。可选地，在所述步骤S3中，在所述高K介电层上形成功能材料层，以分别作为所述逻辑区NMOS、所述有源区NMOS的所述第一覆盖层和所述有源区PMOS的所述第一功函数层。可选地，所述步骤S4包括：步骤S41：在所述功能材料层上形成所述第二覆盖层和所述第二功函数层；步骤S42：去除所述逻辑区NMOS和所述有源区NMOS上的所述第二覆盖层和所述第二功函数层，以露出所述功能材料层；步骤S43：去除所述逻辑区NMOS上的所述功能材料层，以露出所述高K介电层。可选地，在所述高K介电层的下方还形成有界面层。可选地，所述功能材料层选用TiN；所述第二覆盖层选用TaN；所述第二功函数层选用TiN；所述NMOS功函数层选用TiAl；所述粘结胶层选用TiN。本专利技术还提供了一种半导体器件，包括：半导体衬底；逻辑区NMOS、有源区NMOS和有源区PMOS，位于所述半导体衬底的上方；其中，所述逻辑区NMOS的栅极包括依次层叠的高K介电层、NMOS功函数层、粘结胶层和导电层；所述有源区NMOS的栅极包括依次层叠的所述高K介电层、第一覆盖层、所述NMOS功函数层、所述粘结胶层和所述导电层；所述有源区PMOS的栅极包括依次层叠的所述高K介电层、第一功函数层、第二覆盖层、第二功函数层、所述NMOS功函数层、所述粘结胶层和所述导电层。可选地，所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS中的所述高K介电层下方还形成有界面层。可选地，所述第一覆盖层选用TiN；所述第一功函数层选用TiN；所述第二覆盖层选用TaN；所述第二功函数层选用TiN；所述NMOS功函数层选用TiAl；所述粘结胶层选用TiN。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，在所述方法中通过调节所述栅极叠层的组成来调节所述逻辑区以及所述有源区内的器件的阈值电压，其中，所述逻辑区NMOS栅极叠层包括包括依次层叠的高K介电层、NMOS功函数层(TiAl)、粘结胶层(TiN)和导电层(W)；所述有源区NMOS的栅极包括依次层叠的所述高K介电层、第一覆盖层(TiN)、NMOS功函数层(TiAl)、粘结胶层(TiN)和导电层(W)；所述有源区PMOS的栅极包括依次层叠的所述高K介电层、第一功函数层(TiN)、第二覆盖层(TaN)、第二功函数层(TiN)、NMOS功函数层(TiAl)、粘结胶层(TiN)和导电层(W)。其中，所述逻辑NMOS的阈值电压可以通过所述NMOS功函数层TiAl进行调节，所述有源区内SRAM器件的阈值电压可以通过第一覆盖层TiN的厚度进行调节，以满足器件的需求。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1h为本专利技术一具体地实施中所述半导体器件的制备过程示意图；图2为本专利技术一具体地实施中所述半导体器件的制备的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括逻辑区和有源区，所述逻辑区和所述有源区中形成有在逻辑区NMOS、有源区NMOS和有源区PMOS中去除虚拟栅极之后形成的凹槽；步骤S2：在所述凹槽中形成高K介电层；步骤S3：在所述有源区NMOS和所述有源区PMOS的所述高K介电层上形成功能材料层，以分别作为所述有源区NMOS的第一覆盖层和所述有源区PMOS的第一功函数层；步骤S4：在所述有源区PMOS上形成第二覆盖层和第二功函数层；步骤S5：在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS上沉积NMOS功函数层和粘结胶层；步骤S6：沉积导电材料，以覆盖所述粘结胶层同时填充所述凹槽。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括逻辑区和有源区，所述逻辑区和所述有源区中形成有在逻辑区NMOS、有源区NMOS和有源区PMOS中去除虚拟栅极之后形成的凹槽；步骤S2：在所述凹槽中形成高K介电层；步骤S3：在所述有源区NMOS和所述有源区PMOS的所述高K介电层上形成功能材料层，以分别作为所述有源区NMOS的第一覆盖层和所述有源区PMOS的第一功函数层；步骤S4：在所述有源区PMOS上形成第二覆盖层和第二功函数层；步骤S5：在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS上沉积NMOS功函数层和粘结胶层；步骤S6：沉积导电材料，以覆盖所述粘结胶层同时填充所述凹槽。2.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：步骤S11：在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS中均形成有虚拟栅极氧化物层和虚拟栅极；步骤S2：去除所述虚拟栅极氧化物层和所述虚拟栅极，以分别在所述逻辑区NMOS、所述有源区NMOS和所述有源区PMOS中形成所述凹槽。3.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，在所述高K介电层上形成功能材料层，以分别作为所述逻辑区NMOS、所述有源区NMOS的所述第一覆盖层和所述有源区PMOS的所述第一功函数层。4.根据权利要求3所述的方法，其特征在于，所述步骤S4包括：步骤S41：在所述功能材料层上形成所述第二覆盖层和所述第二功函数层；步骤S42：去除所述逻辑区NMOS和...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31